- 您現(xiàn)在的位置：買賣IC網 > PDF目錄296800 > PEF22508E (INFINEON TECHNOLOGIES AG) DATACOM, PCM TRANSCEIVER, PBGA256 PDF資料下載
參數資料
| 型號： | PEF22508E |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 數字傳輸電路 |
| 英文描述： | DATACOM, PCM TRANSCEIVER, PBGA256 |
| 封裝： | 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256 |
| 文件頁數： | 185/193頁 |
| 文件大?。?/td> | 10683K |
| 代理商： | PEF22508E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁當前第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁
Data Sheet
91
Rev. 1.0, 2005-06-02
OctalLIUTM
PEF 22508 E
Register DescriptionInterrupt Mask Register 1
Interrupt Mask Register 1
Each interrupt source can generate an interrupt signal on port INT (characteristics of the output stage are defined
by register IPC). A “1” in a bit position of IMR(1:4), IMR(6:7) sets the mask active for the interrupt status in ISR(1:4),
ISR(6:7). Masked interrupt statuses neither generate a signal on INT, nor are they visible in register GIS.
Moreover, they are- not displayed in the interrupt status register if bit GCR.VIS is cleared- displayed in the interrupt
status register if bit GCR.VIS is set, see Chapter 3.5.3.
SSYF
2
rw
Select SYNC Frequency
Only applicable in master mode (LIM0.MAS = 1) and bit CMR2.DCF is
cleared, see also Table 9.
0B
, Reference clock on port SYNC is 2.048 MHz
1B
, Reference clock on port SYNC is 8 kHz
IC
1:0
rw
Interrupt Port Configuration
These bits define the function of the interrupt output pin INT.
X0B , Open drain output
01B , Push/pull output, active low
11B , Push/pull output, active high
IMR1
Offset
Reset Value
Interrupt Mask Register 1
xx15H
FFH
Field
Bits
Type
Description
LLBSC
7
rw
Interrupt Mask Bit LLBSC
Each interrupt source can generate an interrupt signal on port INT.
Characteristics of the output stage are defined by register IPC. A 1 in a
bit position of IMR(7:0) sets the mask active for the interrupt status in the
registers ISR. Mask interrupt statuses neither generate a signal on INT,
not are they visible in register GIS. Moreover they are not displayed in the
interrupt status register if bit GCR.VIS is cleared; they are displayed in the
interrupt status register if bit GCR.VIS is set.
The bit IMR1.LLBSC is only valid in E1 mode. For T1/J1 mode the
equivalent bit is in IMR3.LLBSC.
XLSC
1
rw
Interrupt Mask Bit XLSC
Field
Bits
Type
Description
相關PDF資料 |
PDF描述 |
|---|---|
| PEF22554E | DATACOM, FRAMER, PBGA160 |
| PEF22554HT | DATACOM, FRAMER, PQFP144 |
| PES12-42S-N0024 | |
| PESD3V3V4UK,132 | 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE |
| PF38F3050L0YUQ3A | SPECIALTY MEMORY CIRCUIT, PBGA88 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PEF22508EV1.1-G | 功能描述:網絡控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PEF22508EV11G | 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述: |
| PEF22508EV11GXP | 制造商:Lantiq 功能描述:LINE INTERFACE UNITS |
| PEF22508EV11GXT | 制造商:Lantiq 功能描述:LINE INTERFACE UNITS |
| PEF22509EV1.1 | 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB |
發(fā)布緊急采購，3分鐘左右您將得到回復。