參數(shù)資料
型號： PEF22508E
廠商： INFINEON TECHNOLOGIES AG
元件分類： 數(shù)字傳輸電路
英文描述： DATACOM, PCM TRANSCEIVER, PBGA256
封裝： 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256
文件頁數(shù)： 115/193頁
文件大?。?/td> 10683K
代理商： PEF22508E
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁
OctalLIU
TM
PEF 22508 E
Pin Descriptions
Data Sheet
28
Rev. 1.0, 2005-06-02
J6
MCLK
I
–
Master Clock
A reference clock of better than ±32 ppm accuracy in
the range of 1.02 to 20 MHz must be provided on this
pin. The OctalLIU
TM internally derives all necessary
clocks from this master
(see registers GCM(6:1)).
G13
SYNC
I
PU
Clock Synchronization of DCO-R
If a clock is detected on pin SYNC the
DCO-R circuitry of the OctalLIU
TM synchronizes to this
1.544/2.048 MHz clock (see LIM0.MAS, CMR1.DCS
and CMR2.DCF). Additionally, in master mode the
OctalLIU
TM is able to synchronize to an 8 kHz reference
clock (IPC.SSYF = 1). If not connected, an internal
pull-up transistor ensures high input level.
G12
FSC
O
–
8 kHz Frame Synchronization
The optionally synchronization pulse is active high or
low for one 2.048/1.544 MHz cycle (pulse width =
488 ns for E1and 648 ns or T1/J1).
Digital (Framer) Interface Receive
C2
RDO1
O
–
Receive Data Out, port 1
Received data at RL1, RL2 is sent to RDOP, RDON.
Clocking of data is done with the rising or falling edge of
RCLK.
C1
FCLKR1
I/O
PU
Framer Data Clock Receive, port 1
Input if PC5.CSRP = 0, output if PC5.CSRP = 1.
E4
RDO2
O
–
Receive Data Out, port 2
See description of RDOP1.
E1
FCLKR2
I/O
PU
Framer Data Clock Receive, port 2
See description of FCLKR1.
L6
RDO3
O
–
Receive Data Out, port 3
See description of RDOP1.
K4
FCLKR3
I/O
PU
Framer Data Clock Receive, port 3
See description of FCLKR1.
M3
RDO4
O
–
Receive Data Out, port 4
See description of RDOP1.
M1
FCLKR4
I/O
PU
Framer Data Clock Receive, port 4
See description of FCLKR1.
P15
RDO5
O
–
Receive Data Out, port 5
See description of RDOP1.
P16
FCLKR5
I/O
PU
Framer Data Clock Receive, port 5
See description of FCLKR1.
M10
RDO6
O
–
Receive Data Out, port 6
See description of RDOP1.
M16
FCLKR6
I/O
PU
Framer Data Clock Receive, port 6
See description of FCLKR1.
F15
RDO7
O
–
Receive Data Out, port 7
See description of RDOP1.
Table 1
I/O Signals (cont’d)
Pin No. Ball
No.
Name
Pin Type Buffer
Type
Function
相關(guān)PDF資料
PDF描述
PEF22554E DATACOM, FRAMER, PBGA160
PEF22554HT DATACOM, FRAMER, PQFP144
PES12-42S-N0024
PESD3V3V4UK,132 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE
PF38F3050L0YUQ3A SPECIALTY MEMORY CIRCUIT, PBGA88
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEF22508EV1.1-G 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
PEF22508EV11G 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述:
PEF22508EV11GXP 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22508EV11GXT 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22509EV1.1 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*