參數(shù)資料
型號： ISP1581
廠商： NXP Semiconductors N.V.
英文描述： Universal Serial Bus 2.0 high-speed interface device
中文描述： 通用串行總線2.0高速接口設(shè)備
文件頁數(shù)： 41/73頁
文件大?。?/td> 1819K
代理商： ISP1581
Philips Semiconductors
ISP1581
USB 2.0 HS interface device
Objective specification
Rev. 02 — 23 October 2000
41 of 73
9397 750 07648
Philips Electronics N.V. 2000. All rights reserved.
9.5.6
Test Mode register (address: 84H)
This 1-byte register allows the firmware to set the (D
+
, D
)
lines to predetermined
states for testing purposes. The bit allocation is given in
Table 68
.
Remark:
Only one bit can be set at a time.
Table 66: Unlock Device register: bit allocation
Bit
15
Symbol
Reset
Bus reset
Access
Bit
7
Symbol
Reset
Bus reset
Access
14
13
12
11
10
9
8
ULCODE[15:8] = AAH
not applicable
not applicable
W
4
ULCODE[7:0] = 37H
not applicable
not applicable
W
6
5
3
2
1
0
Table 67: Unlock Device register: bit description
Bit
Symbol
15 to 0
ULCODE[15:0]
Description
Writing data AA37H unlocks the internal registers and FIFOs
for writing, following a ‘resume’.
Table 68: Test Mode register: bit allocation
Bit
7
Symbol
FORCEHS
Reset
0
Bus reset
0
Access
R/W
6
5
4
3
2
1
0
PHYTEST
0
0
R/W
LPBK
0
0
R/W
FORCEFS
0
0
R/W
PRBS
0
0
R/W
KSTATE
0
0
R/W
JSTATE
0
0
R/W
SE0_NAK
0
0
R/W
Table 69: Test Mode Register: bit description
Bit
Symbol
7
FORCEHS
Description
A logic 1 forces the hardware to high-speed mode only and
disables the chirp detection logic.
A logic 1 initiates an internal hardware test of the transceiver.
After successful completion the PHYTEST bit reverts to logic 0.
A logic 1 selects loop-back mode. All data written to TX/IN FIFO
of endpoint 1 is copied into RX/OUT of endpoint 1.
A logic 1 forces the physical layer to full-speed mode only and
disables the chirp detection logic.
A logic 1 sets the (D
+,
D
) lines to toggle in a pre-determined
random pattern.
Writing a logic 1 sets the (D
+,
D
) lines to the K state.
Writing a logic 1 sets the (D
+,
D
) lines to the J state.
Writing a logic 1 sets the (D
+,
D
) lines to a HS quiescent state.
The device only responds to a valid HS IN token with a NAK.
6
PHYTEST
5
LPBK
4
FORCEFS
3
PRBS
2
1
0
KSTATE
JSTATE
SE0_NAK
相關(guān)PDF資料
PDF描述
ISP1581BD Universal Serial Bus 2.0 high-speed interface device
ISP1582 Hi-Speed Universal Serial Bus peripheral controller
ISP1582BS Hi-Speed Universal Serial Bus peripheral controller
ISP1583 Hi-Speed Universal Serial Bus peripheral controller
ISP1583BS Hi-Speed Universal Serial Bus peripheral controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISP1581BD 功能描述:IC USB PERIPHERAL CTRLR 64-LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1581BD-S 功能描述:IC USB CTRL HI-SPEED 64LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1581BD-T 功能描述:IC USB CTRL HI-SPEED 64LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1582 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Hi-Speed Universal Serial Bus peripheral controller
ISP1582 PCI EVALKIT 功能描述:PCI BUS EVAL KIT ISP1582 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*