參數(shù)資料
型號： ISP1581
廠商： NXP Semiconductors N.V.
英文描述： Universal Serial Bus 2.0 high-speed interface device
中文描述： 通用串行總線2.0高速接口設(shè)備
文件頁數(shù)： 22/73頁
文件大小： 1819K
代理商： ISP1581
Philips Semiconductors
ISP1581
USB 2.0 HS interface device
Objective specification
Rev. 02 — 23 October 2000
22 of 73
9397 750 07648
Philips Electronics N.V. 2000. All rights reserved.
9.3.6
Endpoint Type register (address: 08C)
This register sets the Endpoint type of the indexed endpoint: control, isochronous,
bulk or interrupt. It also serves to enable the endpoint and configure it for double
buffering. Automatic generation of an empty packet for a zero length TX buffer can be
disabled via bit NOEMPKT. The register contains 2 bytes and the bit allocation is
shown in
Table 24
.
9.3.7
Short Packet register (address: 24H)
This read-only register is applicable only for OUT endpoints. It contains 2 bytes and
the bit allocation is shown in
Table 26
.
If the number of bytes of a received packet is less than the value specified in the
Endpoint MaxPacketSize register (see
Table 22
), the corresponding short packet
status bit (OUTnSH) is set. The Short Packet register is updated on every
successfully received new packet.
Table 24: Endpoint Type register: bit allocation
Bit
15
Symbol
Reset
Bus reset
Access
Bit
7
Symbol
reserved
Reset
0
Bus reset
0
Access
R/W
14
13
12
11
10
9
8
reserved
00H
00H
R/W
6
5
4
3
2
1
0
reserved
0
0
R/W
reserved
0
0
R/W
NOEMPKT
0
0
R/W
ENABLE
0
0
R/W
DBLBUF
0
0
R/W
ENDPTYP[1:0]
00H
00H
R/W
Table 25: Endpoint Type register: bit description
Bit
Symbol
15 to 5
reserved
4
NOEMPKT
Description
reserved.
No Empty Packet:
A logic 0 causes an empty packet to be
appended to the next IN token of the USB data, if the Buffer
Length register or the Endpoint MaxPacketSize register is zero.
A logic 1 disables this function.
Endpoint Enable
: A logic 1 enables the FIFO of the indexed
endpoint. The memory size is allocated as specified in the
Endpoint MaxPacketSize register. A logic 0 disables the FIFO.
Double Buffering:
A logic 1 enables double buffering for the
indexed endpoint. A logic 0 disables double buffering.
Endpoint Type:
These bits select the endpoint type as follows:
00H —
control
01H —
isochronous
02H —
bulk
03H —
interrupt.
3
ENABLE
2
DBLBUF
1 to 0
ENDPTYP[1:0]
相關(guān)PDF資料
PDF描述
ISP1581BD Universal Serial Bus 2.0 high-speed interface device
ISP1582 Hi-Speed Universal Serial Bus peripheral controller
ISP1582BS Hi-Speed Universal Serial Bus peripheral controller
ISP1583 Hi-Speed Universal Serial Bus peripheral controller
ISP1583BS Hi-Speed Universal Serial Bus peripheral controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISP1581BD 功能描述:IC USB PERIPHERAL CTRLR 64-LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1581BD-S 功能描述:IC USB CTRL HI-SPEED 64LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1581BD-T 功能描述:IC USB CTRL HI-SPEED 64LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1582 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Hi-Speed Universal Serial Bus peripheral controller
ISP1582 PCI EVALKIT 功能描述:PCI BUS EVAL KIT ISP1582 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- 主要目的:電源管理，電池充電器 嵌入式:否 已用 IC / 零件:MAX8903A 主要屬性:1 芯鋰離子電池 次要屬性:狀態(tài) LED 已供物品:板
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*