- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17109 > EVAL-ADUC7029QSZ (Analog Devices Inc)EVAL DEV SYSTEM FOR ADUC7029 PDF資料下載
參數(shù)資料
| 型號： | EVAL-ADUC7029QSZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 62/104頁 |
| 文件大?。?/td> | 0K |
| 描述： | EVAL DEV SYSTEM FOR ADUC7029 |
| 設計資源： | ADuC70xx Serial Download Protocol ADuC7029 Dev System Schematic |
| 標準包裝： | 1 |
| 系列： | * |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
ADuC7019/20/21/22/24/25/26/27/28/29
Data Sheet
Rev. F | Page 60 of 104
MMRs and Keys
The operating mode, clocking mode, and programmable clock
divider are controlled via two MMRs: PLLCON (see Table 61)
and POWCON (see Table 64). PLLCON controls the operating
mode of the clock system, whereas POWCON controls the core
clock frequency and the power-down mode.
To prevent accidental programming, a certain sequence (see
Table 65) must be followed to write to the PLLCON and
POWCON registers.
Table 59. PLLKEYx Registers
Name
Address
Default Value
Access
PLLKEY1
0xFFFF0410
0x0000
W
PLLKEY2
0xFFFF0418
0x0000
W
Table 60. PLLCON Register
Name
Address
Default Value
Access
PLLCON
0xFFFF0414
0x21
R/W
Table 61. PLLCON MMR Bit Designations
Bit
Name
Value
Description
7:6
Reserved.
5
OSEL
32 kHz PLL input selection. Set by
user to select the internal 32 kHz
oscillator. Set by default. Cleared by
user to select the external 32 kHz crystal.
4:2
Reserved.
1:0
MDCLK
Clocking modes.
00
Reserved.
01
PLL. Default configuration.
10
Reserved.
11
External clock on the P0.7 pin.
Table 62. POWKEYx Registers
Name
Address
Default Value
Access
POWKEY1
0xFFFF0404
0x0000
W
POWKEY2
0xFFFF040C
0x0000
W
Table 63. POWCON Register
Name
Address
Default Value
Access
POWCON
0xFFFF0408
0x0003
R/W
Table 64. POWCON MMR Bit Designations
Bit
Name
Value
Description
7
Reserved.
6:4
PC
Operating modes.
000
Active mode.
001
Pause mode.
010
Nap.
011
Sleep mode. IRQ0 to IRQ3 and Timer2
can wake up the part.
100
Stop mode. IRQ0 to IRQ3 can wake up
the part.
Others
Reserved.
3
Reserved.
2:0
CD
CPU clock divider bits.
000
41.78 MHz.
001
20.89 MHz.
010
10.44 MHz.
011
5.22 MHz.
100
2.61 MHz.
101
1.31 MHz.
110
653 kHz.
111
326 kHz.
Table 65. PLLCON and POWCON Write Sequence
PLLCON
POWCON
PLLKEY1 = 0xAA
POWKEY1 = 0x01
PLLCON = 0x01
POWCON = user value
PLLKEY2 = 0x55
POWKEY2 = 0xF4
相關PDF資料 |
PDF描述 |
|---|---|
| EVAL-ADUC824QSZ | KIT DEV QUICK START ADUC824 |
| RPS-1K-22-18/2.0-9 | HEAT SHRINK SLEEVE |
| EBM31DCMN | CONN EDGECARD 62POS .156 WW |
| REC5-243.3DRWZ/H/B | CONV DC/DC 5W 9-36VIN +/-3.3V |
| ADR06WARZ-R7 | IC VREF SERIES PREC 3V 8SOIC |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADUC7029QSZ | 制造商:Analog Devices 功能描述:Silicon Manufacturer:Analog Devices C |
| EVAL-ADUC7032QSPZ | 制造商:Analog Devices 功能描述:EVAL BD FOR ADUC7032 - Bulk |
| EVAL-ADUC7033QSPZ | 制造商:Analog Devices 功能描述:QUICK START DEVELOPMENT SYSTEM - Bulk |
| EVAL-ADUC7034QSPZ | 制造商:Analog Devices 功能描述:EVALUATION BOARD - Boxed Product (Development Kits) |
| EVAL-ADUC7036QSPZ | 功能描述:BOARD EVAL FOR ADUC7036 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:QuickStart™ PLUS 套件 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
發(fā)布緊急采購，3分鐘左右您將得到回復。
