- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄166132 > AK8850 (Asahi Kasei Microsystems Co.,Ltd) NTSC Digital Video Decoder PDF資料下載
參數(shù)資料
| 型號： | AK8850 |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | NTSC Digital Video Decoder |
| 中文描述： | NTSC制式數(shù)字視頻解碼器 |
| 文件頁數(shù)： | 79/99頁 |
| 文件大?。?/td> | 1757K |
| 代理商： | AK8850 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當(dāng)前第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
ASAHI KASEI
[AK8850]
PGA1 Gain Control Register (R/W) [Sub Address 0x0D]
Sub Address 0x0D
Default Value : 0x40
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
PGA1[6]
PGA1[5]
PGA1[4]
PGA1[3]
PGA1[2]
PGA1[1]
PGA1[0]
Default Value
0
1
0
PGA1 Gain Control Register
BIT
Register Name
R/W
Definition
bit 0
bit 6
PGA1[0]
PGA1[6]
PGA1[0]
PGA1[6] bit
R/W
Setting PGA1 Gain.
This register is available when Control 1
Register is set to [bit-1,0] = [0,0] (AGC Disable)
Gain step of PGA is about 0.1dB/LSB.
bit 7
Reserved
R/W
Reserved
PGA2 Gain Control Register (R/W) [Sub Address 0x0E]
Sub Address 0x0E
Default Value : 0x40
bit 7
bit 6
bit 5
bit 4
bit 2
bit 1
bit 0
Reserved
PGA2[6]
PGA2[5]
PGA2[4]
bit 3
PGA2[3]
PGA2[2]
PGA2[1]
PGA2[0]
Default Value
1
0
PGA2 Gain Control Register
R/W
Definition
bit 0
PGA2[0]
0
BIT
Register Name
Setting PGA2 Gain.
R/W
This register is available when Control 1
Register is set to [bit-1,0] = [0,0] (AGC Disable)
Gain step of PGA is about 0.1dB/LSB.
PGA2[6] bit
PGA2[6]
bit 6
bit 7
Reserved
R/W
Reserved
PGA3 Gain Control Register (R/W) [Sub Address 0x0F]
Sub Address 0x0F
Default Value : 0x40
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
Reserved
PGA3[6]
PGA3[5]
PGA3[4]
PGA3[3]
PGA3[2]
PGA3[1]
PGA3[0]
Default Value
0
1
0
PGA3 Gain Control Register
BIT
Register Name
R/W
Definition
0
bit 0
bit 6
PGA3[0]
PGA3[6]
PGA3[6] bit
R/W
Setting PGA3 Gain.
This register is available when Control 1
Register is set to [bit-1,0] = [0,0] (AGC Disable)
Gain step of PGA is about 0.1dB/LSB.
PGA3[0]
bit 7
Reserved
R/W
Reserved
Rev.0
80
2003/01
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AKA103 | 16 SEG ALPHANUMERIC DISPLAY, SUPER BRIGHT ORANGE, 25.4 mm |
| AKD4112B | AKD4112B EVALUATION BOARD |
| AKD4552 | 3V 96KHZ 24BIT CODEC |
| AKD4640 | AKD4640 EVALUATION BOARD |
| AL-12-60 | 12 A, SILICON, BRIDGE RECTIFIER DIODE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK-8850 | 功能描述:機架和機柜配件 ANCHOR KIT SEISMIC R RoHS:否 制造商:Bivar 產(chǎn)品:Rack Accessories 面板空間: 顏色:Black |
| AK8851 | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8851VQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853VN | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853XQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。