- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄166132 > AK8850 (Asahi Kasei Microsystems Co.,Ltd) NTSC Digital Video Decoder PDF資料下載
參數(shù)資料
| 型號： | AK8850 |
| 廠商： | Asahi Kasei Microsystems Co.,Ltd |
| 英文描述： | NTSC Digital Video Decoder |
| 中文描述： | NTSC制式數(shù)字視頻解碼器 |
| 文件頁數(shù)： | 76/99頁 |
| 文件大小： | 1757K |
| 代理商： | AK8850 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
ASAHI KASEI
[AK8850]
CLAMP TIMING 1 CONTROL REGISTER ( R / W ) [ SUB ADDRESS 0x0B ]
This register sets SYNC-TIP Clamp timing. Clamp Timing Pulse generation and its pulse width can be adjusted.
Output signal mode selection of the EXTCLP pin is also possible. For a timing diagram, refer to the SYNC Separation
description in the Clamp section. Reserved bits must be set to “ 0 “.
Sub Address 0x0B
Default Value : 0x11
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
EXTCLP1
EXTCLP0
SCLPWIDTH2
SCLPWIDTH1
SCLPWIDTH0
SCLPSTAT2
SCLPSTAT1
SCLPSTAT0
Default Value
0
1
0
1
Clamp Timing Control Register
BIT
Register Name
R/W
Definition
Setting the start position of synctip clamp pulse
bit 0
SCLPSTAT0
SCLPSTAT2
default value is
SCLPSTA2 : SCLPSTA0 = 001
[SCLPSTAT2 SCLPSTAT0 ]
000 : 2clks later
001 : 4clks later
011 : 8clks later
100 : 10clks later
101 : 12clks later
111 : 16clks later
1clk is about 37[nsec]
R/W
Synctip Clamp Start timing0
Synctip Clamp Start timing2 bit
bit 2
010 : 6clks later
110 : 14clks later
SCLPWIDTH0
Synctip Clamp Pulse Width0 bit
Synctip Clamp Pulse Width2 bit
R/W
SCLPWIDTH2 : SCLPWIDTH0 = 010.
[SCLPWIDTH3 SCLPWIDTH0]
001 : 4 clks (148nsec)
010 : 8 clks (296nsec)
011 : 16 clks (592nsec)
100 : 24 clks (888nsec)
101 : 32 clks (1.18usec)
110 : 40 clks (1.48usec)
111 :48 clks (1.78usec)
Setting the synctip clamp pulse width
Default value is
bit 3
SCLPWIDTH2
bit 5
000 : 2 clks (74nsec)
bit 6
Setting the output the timing data from
EXTCLP-pin.
00 : Hi-Z (Defaul)
11 : SYNCDET signal
R/W
External Clamp 0 bit
EXTCLP0
External Clamp 1 bit
EXTCLP1
bit 7
[EXTCLP1:EXTCLP0]
01 : Internal synctip clamp timing pulse.
10 : Internal pedestal clamp timing pulse.
Rev.0
78
2003/01
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AKA103 | 16 SEG ALPHANUMERIC DISPLAY, SUPER BRIGHT ORANGE, 25.4 mm |
| AKD4112B | AKD4112B EVALUATION BOARD |
| AKD4552 | 3V 96KHZ 24BIT CODEC |
| AKD4640 | AKD4640 EVALUATION BOARD |
| AL-12-60 | 12 A, SILICON, BRIDGE RECTIFIER DIODE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AK-8850 | 功能描述:機架和機柜配件 ANCHOR KIT SEISMIC R RoHS:否 制造商:Bivar 產(chǎn)品:Rack Accessories 面板空間: 顏色:Black |
| AK8851 | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8851VQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853VN | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
| AK8853XQ | 制造商:AKM 制造商全稱:AKM 功能描述:NTSC/PAL/SECAM Digital Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。