- 您現在的位置：買賣IC網 > PDF目錄199479 > TSB43AA82PGE (TEXAS INSTRUMENTS INC) 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PQFP144 PDF資料下載
參數資料
| 型號： | TSB43AA82PGE |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PQFP144 |
| 封裝： | PLASTIC, QFP-144 |
| 文件頁數： | 46/146頁 |
| 文件大?。?/td> | 770K |
| 代理商： | TSB43AA82PGE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁
14
1.4
Terminal Functions
1.4.1
DMA/Bulky Data Interface
TERMINAL
I/O
DESCRIPTION
NAME
PGE NO.
GGW NO.
I/O
DESCRIPTION
ATACK
13
G1
O
ATAPI acknowledge
BDACK
41
T4
I
DMA acknowledge
BDIBUSY/
BDREQ(SCSI)
22
L1
O
DMA input busy
BDICLK
8
E1
I
DMA input clock. BDICLK must be provided when bulky data interface is in
synchronous mode. See Notes 1 and 2.
BDIEN/
BDWR(SCSI)
23
L2
I
DMA input enable
BDIF[2:0]
17, 16, 14
J1, H2, H1
I/O
DMA input flag. Indicates order of the input data on stream.
BDIO[15:0]
53, 50, 49, 48,
46, 45, 44, 42,
40, 39, 37, 36,
34, 30, 29, 28
T8, U7, T7, R7,
R6, U5, T5, U4,
R4, U3, U2, T1,
R1, N3, N2, N1
I/O
DMA data
BDITRIS
7
E2
I
BDIO 3-state set. When BDITRIS is set high, BDIBUSY, BDOAVAIL, and
ATACK are initially 3-state. See Note 3.
BDOAVAIL/
BDRW(SCSI)
25
M1
O
BDOAVAIL is the DMA output available. In SCSI mode, BDRW is
DMARW(90h bit0). It indicates the current state (read or write) of the bulky
interface.
BDOCLK
12
G2
O
DMA clock output based on the 49.152-MHz PHY clock
BDOCLKDIS
9
F3
I
BDOCLK clock output disable. Tie high to disable BDOCLK
BDOEN/
BDRD(SCSI)
26
M2
I
DMA output enable
BDOF[2:0]
21, 20, 18
K3, K2, J3
O
DMA output flag. Indicates order of the output data on stream.
NOTES:
1. Any frequency up to 40 MHz can be used. The maximum frequency is not required to match the transfer speed frequency.
2. When in synchronous mode, BDICLK is required. The BDICLK input is ignored when in asynchronous mode.
MODE
CLOCK
Asynchronous
BDOCLK
Synchronous
BDICLK
3. BDORst/BDIRst (94h) activates BDIBUSY, BDOAVAIL, and ATACK.
相關PDF資料 |
PDF描述 |
|---|---|
| TSB43AA82GGW | 2 CHANNEL(S), 400M bps, SERIAL COMM CONTROLLER, PBGA176 |
| TSB43DA42GHCR | PCI BUS CONTROLLER, PBGA196 |
| TSB500SK02 | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| TSB500SK10MDS | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| TSB5000331DS | 30 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TSB43AA82PGEG4 | 功能描述:1394 接口集成電路 2Port Hi Per Int Phy & Link Layer Chip RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB43AB21 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:INTERGRATED 1394A-2000 OHCI PHY LINK-LAYER CONTROLLER |
| TSB43AB21A | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Integrated 1394a-2000 OHCI PHY/Link-Layer Controller |
| TSB43AB21A-EP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Military Enhanced Plastic Integrated 1394a-2000 OCHI pHY/Link-Layer Controller |
| TSB43AB21AI | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Integrated 1394a-2000 OHCI PHY/Link-Layer Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。