- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373399 > SIS5595 (Electronic Theatre Controls, Inc.) Pentium PCI System I/O Chipset PDF資料下載
參數(shù)資料
| 型號： | SIS5595 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Pentium PCI System I/O Chipset |
| 中文描述： | 奔騰的PCI系統(tǒng)I / O芯片 |
| 文件頁數(shù)： | 41/216頁 |
| 文件大?。?/td> | 2208K |
| 代理商： | SIS5595 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁
SiS5595 PCI System I/O Chipset
Preliminary V2.0 Nov. 2, 1998 35 Silicon Integrated Systems Corporation
Upon power up, the three standby timers are frozen which means they keep reloading the
initial count from their associated system timer register (default 00h). Setting "System
Standby Timer X SMI# Enable (bit 31, 30, and 29 of PMU Register 60h-63h) will de-freeze
the system standby timer 0, 1, and 2, respectively. Upon expiration, the corresponding
System Standby Timer X SMI# Request Status Bit is set, and the SMI# is generated. Note
that the standby timer stays at "reloading" status upon expiration.
The SMI# Request Status allows the SMI# routine to identify which SMI# source is coming.
Bit31, 30, and 29 of Register PMU 64h-67h correspond to the SMI# Request Status Bit for
the system standby timer 0, 1, and 2, respectively. Writing a logic 1 to the SMI# Request Bit
clears the status bit, and enables the standby timer count down again if its corresponding
SMI# Enable bit is not cleared. It is recommended to disable the SMI# Enable bit before
programming the initial count to make a clean start, meaning that the standby timer really
counts down starting from the initial count. Before the timer is expired, it can be reloaded if
any of the enabled reload events is identified, and then counts down again.
3.2.2.2 Wake Up Event Recognizers
Two independent Wake Up Event Recognizers are provided to allow the system designers to
flexibly meet the Green PC application. The main mission of the WUER (Wake Up Event
Recognizers) is to generate SMI# upon detecting the wake up events, if the corresponding
SMI# Enable bit is set.
Table 3.2-5 Wakeup Event from PMU
TIMER
RELOAD EVENT
WAKEUP
(PMU)
0
Defined on PMU Configuration Register 50h~53h
The wakeup event is same as System Standby Timer 0 except GPI
[17, 15:7, 5:1].
Defined on PMU Configuration Register 54h~57h
The wakeup event is same as System Standby Timer 0 except GPI
[17, 15:7, 5:1].
WAKEUP
(PMU)
1
To summarize the supported Wake UP Event Set, namely WakeUp0, and WakeUp1 which
can be defined by programming the wake up event control registers locating on 50h-53h and
54h-57h of PMU configuration space, respectively. Bit 28, and 27 of the SMI# Enable
Register enables/disables the generation of SMI# while wake up event is recognized. The
WUER is designed to be quite independent on the system state (Sleep, or Throttling state).
The wake up event can be recognized, and thus SMI# be generated as long as its
corresponding enable bit in the wake event control register is set.
3.2.2.3 SMI# Generation Logic
SiS5595 PMU allows a versatile event that could give rise to the generation of SMI#. Two
sets of registers, namely SMI# Enable Registers, and SMI# Status Register relate to the
SMI# generating logic. The SMI# Enable register locating on Register 60h to 63h enables
the generation of SMI# upon that any of the enabled events is recognized. SMI# Request
Status register, locating on Register 64h to 67h reflects the event(s) producing the SMI#.
相關PDF資料 |
PDF描述 |
|---|---|
| SIS85 | SMT Power Inductor |
| SIS85-100 | SMT Power Inductor |
| SIS85-101 | SMT Power Inductor |
| SIS85-102 | SMT Power Inductor |
| SIS85-150 | SMT Power Inductor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SIS776DN | 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode |
| SIS776DN-T1-GE3 | 制造商:Vishay Siliconix 功能描述:MOSFET N-CH 30V 18.3A 1212-8 |
| SiS778DN-T1-GE3 | 功能描述:MOSFET 30 Volts 35 Amps 52 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風格:Through Hole 封裝 / 箱體:Max247 封裝:Tube |
| SIS780DN | 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode |
| SiS780DN-T1-GE3 | 功能描述:MOSFET 30 Volts 18 Amps 27.7 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風格:Through Hole 封裝 / 箱體:Max247 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。