參數(shù)資料
型號： SIS5595
廠商： Electronic Theatre Controls, Inc.
英文描述： Pentium PCI System I/O Chipset
中文描述： 奔騰的PCI系統(tǒng)I / O芯片
文件頁數(shù)： 145/216頁
文件大?。?/td> 2208K
代理商： SIS5595
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當(dāng)前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁
SiS5595 PCI System I/O Chipset
Preliminary V2.0 Nov. 2, 1998 139 Silicon Integrated Systems Corporation
0
R/W
Arbiter Disable
In order to maintain the Cache coherency when CPU is in the C3
state, other masters should not get the grant. This bit is used to
enable and disable the system arbiter. When this bit is '0', the
system arbiter is enabled and can grant the bus to other bus
masters. When this bit is '1' the system arbiter is disabled, and
the default CPU owns system bus at all times.
Register 13h
Fixed Features Control(FIX_CTL)
Default Value: 20h
Access:Read/Write
BIT
7
ACCESS
R/W
DESCRIPTION
C3 State SLP#(GPIO3) Enable
In Pentium II platform, the SLP# can be asserted upon the
system enters the CPU C3 state if this bit is enabled.
1:Enable
0:Disable
Reserved(should be programmed with 0)
Power Button Over-ride Enable
1:Enable
0:Disable
Power Button Status Generation Selection
0: PWRBTN_STS will be set until the Power Button is
released.
1: PWRBTN_STS will be set immediately when the Power
Button is pressed.
Disable CPU Clock State--ISA BUS Floating Enable
This bit is set to enable the floating of ISA bus during the S2
sleeping state such that ISA power may be turn off.
0: Disable
1: Enable
Disable CPU Clock State--Clock Generator Stop Enable
This bit is set to stop clock generator in S2 sleeping state. When
this function is enabled, GPIO3 should be programmed to output
mode (20h bit 3=0) as well as activate CPU_STOP#(28h bit 3=1)
at the same time.
0:Disable
1:Enable
BIOS Relationship (BIOS_RLS)
BIOS can set GBL_STS (Register 00 bit 5)=1 by setting this bit. If
SCI_EN and GBL_EN are both set to 1, a SCI will be generated.
This bit is write only.
6
5
R/W
R/W
4
R/W
3
R/W
2
R/W
1
WO
相關(guān)PDF資料
PDF描述
SIS85 SMT Power Inductor
SIS85-100 SMT Power Inductor
SIS85-101 SMT Power Inductor
SIS85-102 SMT Power Inductor
SIS85-150 SMT Power Inductor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SIS776DN 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode
SIS776DN-T1-GE3 制造商:Vishay Siliconix 功能描述:MOSFET N-CH 30V 18.3A 1212-8
SiS778DN-T1-GE3 功能描述:MOSFET 30 Volts 35 Amps 52 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導(dǎo)通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風(fēng)格:Through Hole 封裝 / 箱體:Max247 封裝:Tube
SIS780DN 制造商:VISHAY 制造商全稱:Vishay Siliconix 功能描述:N-Channel 30 V (D-S) MOSFET with Schottky Diode
SiS780DN-T1-GE3 功能描述:MOSFET 30 Volts 18 Amps 27.7 Watts RoHS:否 制造商:STMicroelectronics 晶體管極性:N-Channel 汲極/源極擊穿電壓:650 V 閘/源擊穿電壓:25 V 漏極連續(xù)電流:130 A 電阻汲極/源極 RDS（導(dǎo)通）:0.014 Ohms 配置:Single 最大工作溫度: 安裝風(fēng)格:Through Hole 封裝 / 箱體:Max247 封裝:Tube
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*