- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S5933Q/7C (APPLIEDMICRO INC) PCI BUS CONTROLLER, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | S5933Q/7C |
| 廠商： | APPLIEDMICRO INC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 211/327頁 |
| 文件大?。?/td> | 1976K |
| 代理商： | S5933Q/7C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁當前第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁
Applied Micro Circuits Corporation
6195 Lusk Blvd., San Diego, CA 92121 (619) 450-9333
15-62
S5933
PCI CONTROLLER
Setting up a bus master transfer includes determining
the physical address at which the data transfer is to
take place. To determine a physical address from a
real-mode segment and offset, simply shift-left the
segment by 4 bits and add to the offset. This will
produce a 20-bit address. To access memory above
the 1-megabyte real-mode addressing limit, a physi-
cal address also must be determined. This is entirely
dependent upon the DOS Extender utilized and is not
addressed here.
Code Segment 7 demonstrates how to set up a Bus-
Master write and poll the PCI device to determine
when the transfer is complete.
First, the Master Write Address Register and Master
Write Transfer Count Register must be set to the
physical address of the data and the number of
BYTES to be transferred respectively. The address
must be a DWORD boundary. The transfer count is
always the number of bytes to be transferred, and
does not have to be whole multiples of a DWORD (0,
1, 2, 3, 4, ... are all legal).
Next, the transfer is started by setting the
WRITE_TRANSFER_ENABLE bit in the Bus-Master
Control-Status Register. The WRITE_TRANSFER_
COMPLETE bit in the Interrupt Control Status Regis-
ter is then polled until set. Upon completion of the
transfer, the interrupt must be cleared by writing a
one to the WRITE_TRANSFER_COMPLETE bit.
The transfer does not have to be polled until com-
plete. The transfer completion may generate an inter-
rupt if set up in the Interrupt Control Status Register
— Interrupt on Write Complete bit.
There are a few things to keep in mind with regard to
Bus-Master transfers. First, if you desire to start both
a read and a write bus-master transfer concurrently,
make sure the write to the Read/Write Transfer En-
able first examines the other bit (Write/Read Transfer
Enable respectively) to see if the transfer is still ex-
ecuting. If so, you must set both bits, or the writing of
the bit to start the transfer may stop the other transfer
from executing. Second, a FIFO transfer of the same
type (Read/Write) may not be executed at the same
time as a Bus-Master transfer, because both FIFO
and Bus-Master transfers utilize the same FIFO.
There are several parameters that may be set to
“tune” the Bus-Master transfer. These parameters
are located in the Bus Master Control Status Register
and are described in the S5933 PCI Controller Hard-
ware Specification Manual, and will not be repeated
here.
Non-Volatile Memory Access
The on-board non-volatile memory device (EEPROM
or nvRAM) on the PCI device with an S5933 PCI
Controller may be accessed from the host computer.
The Bus Master Control-Status Register is used to
access the non-volatile memory. The access makes
#define READ_TRANSFER_ENABLE
0x00004000
#define WRITE_TRANSFER_COMPLETE 0x00040000
#define READ_TRANSFER_COMPLETE 0x00080000
/* Set write from address */
outpd(amcc_op_reg_base_address + AMCC_OP_REG_MWAR,
((dword) (FP_SEG(write_data) << 4)) + FP_OFF(write_data));
/* Set transfer count */
outpd(amcc_op_reg_base_address + AMCC_OP_REG_MWTC, sizeof(write_data));
/* Enable write transfer in MCSR */
outpd(amcc_op_reg_base_address + AMCC_OP_REG_MCSR, WRITE_TRANSFER_ENABLE);
/* Wait until write transfer is complete */
while ((inpd(amcc_op_reg_base_address + AMCC_OP_REG_INTCSR)
& WRITE_TRANSFER_COMPLETE) == 0) {
/* Do nothing */
}
/* Clear Interrupt */
outpd(amcc_op_reg_base_address + AMCC_OP_REG_INTCSR, WRITE_TRANSFER_COMPLETE);
Code Segment 7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5933QE | PCI BUS CONTROLLER, PQFP160 |
| S6A0032 | 16 X 80 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC138 |
| S6A0069 | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC80 |
| S6A0078 | 34 X 120 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC183 |
| S80296SA40 | 16-BIT, 40 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5933QC | 制造商:AMC 功能描述:IC |
| S5935 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935_07 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S59355QRC | 制造商:AppliedMicro 功能描述: |
| S5935QF | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
發(fā)布緊急采購，3分鐘左右您將得到回復。