- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377496 > intel386 SX (Intel Corp.) 32-Bit CPU With a 16-Bit External Data Bus And a 24-bit External Address Bus(帶16位內部數(shù)據(jù)總線和24位內部地址總線32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | intel386 SX |
| 廠商： | Intel Corp. |
| 英文描述： | 32-Bit CPU With a 16-Bit External Data Bus And a 24-bit External Address Bus(帶16位內部數(shù)據(jù)總線和24位內部地址總線32位微處理器) |
| 中文描述： | 32位16位外部數(shù)據(jù)總線和24位外部地址總線CPU（帶16位內部數(shù)據(jù)總線和24位內部地址總線32位微處理器） |
| 文件頁數(shù)： | 68/102頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | INTEL386 SX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁
Intel386
TM
SX MICROPROCESSOR
7.4 A.C. Specifications
The A.C. specifications given in Tables 7.5 through
7.8 consist of output delays, input setup require-
ments and input hold requirements. All A.C. specifi-
cations are relative to the CLK2 rising edge crossing
the 2.0V level.
A.C. spec measurement is defined by Figure 7.1. In-
puts must be driven to the voltage levels indicated
by Figure 7.1 when A.C. specifications are mea-
sured. Output delays are specified with minimum
and maximum limits measured as shown. The mini-
mum delay times are hold times provided to external
circuitry. Input setup and hold times are specified
as minimums, defining the smallest acceptable sam-
pling window. Within the sampling window, a syn-
chronous input signal must be stable for correct op-
eration.
Outputs ADS
Y
, W/R
Y
, D/C
Y
, M/IO
Y
, LOCK
Y
,
BHE
Y
, BLE
Y
, A
23
–A
1
and HLDA only change at
the beginning of phase one. D
15
–D
0
(write cycles)
only change at the beginning of phase two. The
READY
Y
, HOLD, BUSY
Y
, ERROR
Y
, PEREQ,
FLT
Y
and D
15
–D
0
(read cycles) inputs are sampled
at the beginning of phase one. The NA
Y
, INTR and
NMI inputs are sampled at the beginning of phase
two.
240187–35
LEGEND
A D Maximum Output Delay Spec
B D Minimum Output Delay Spec
C D Minimum Input Setup Spec
D D Minimum Input Hold Spec
Figure 7.1. Drive Levels and Measurement Points for A.C. Specifications
68
相關PDF資料 |
PDF描述 |
|---|---|
| INTEL386 | Intel386 EX Embedded Microprocessor |
| Intel387 dx | DX Math Coprocessor(32位數(shù)學協(xié)處理器) |
| Intel387 sx | SX Math Coprocessor(32位數(shù)學協(xié)處理器) |
| INTEL486 GX | Emedded Ultra-Low Power INTEL486 GX Processor(嵌入式超低能量處理器) |
| INTEL486 SX | Emedded Ultra-Low Power INTEL486 SX Processor(嵌入式超低能量處理器) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| INTEL387 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM SX MATH COPROCESSOR |
| INTEL387DX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Intel387 DX - MATH COPROCESSOR |
| INTEL387SX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387 SX - MATH COPROCESSOR |
| INTEL387TMDX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM DX MATH COPROCESSOR |
| INTEL740 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:64-Bit Graphics (GUI) Accelerator |
發(fā)布緊急采購，3分鐘左右您將得到回復。