- 您現(xiàn)在的位置：買賣IC網 > PDF目錄370311 > GCIXP1250-232 Microprocessor PDF資料下載
參數(shù)資料
| 型號： | GCIXP1250-232 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 34/148頁 |
| 文件大小： | 1601K |
| 代理商： | GCIXP1250-232 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
Intel
IXP1250 Network Processor
34
Datasheet
[30]
[29]
[28]
[27]
[26]
[25]
[24]
[23]
[22]
[21]
[20]
[19]
[18]
[17]
[16]
[15]
[14]
[13]
[12]
[11]
[10]
[9]
[8]
[7]
[6]
[5]
[4]
[3]
[2]
[1]
[0]
AK22
AH21
AJ21
AK21
AG20
AH20
AJ20
AK20
AL20
AG19
AH19
AJ19
AK19
AL19
AG18
AH18
AJ18
AK18
AL18
AG17
AH17
AJ17
AK17
AL15
AK15
AJ15
AH15
AG15
AL14
AK14
AJ14
FBE_L[7:0]
[7]
[6]
[5]
[4]
[3]
[2]
[1]
[0]
AH14
AG14
AL13
AK13
AJ13
AH13
AG13
AL12
I2/O5/
TS
8
Bidirectional Byte Enables.
64-bit bidirectional IX Bus mode. Bits [7:0] indicate transmit
and receive valid bytes on FDAT[63:0].
32-bit unidirectional IX Bus mode. Bits [7:4] are used to
indicate valid transmit bytes on FDAT[63:32] and bits [3:0]
are used to indicate valid receive bytes on FDAT[31:0].
In a shared IX Bus system, these pins will be tri-stated when
passing ownership of the IX Bus.
TXASIS
AH12
O4/TS 1
Transmit As Is.
TXASIS states are output according to values programmed
in the TFIFO control field. TXASIS value driven coincident
with SOP/SOP_TX signal.
In a shared IX Bus system, this pin will be tri-stated when
passing ownership of the IX Bus.
RXFAIL
AG12
I1/O1/
TS
1
Receive Packet Failure. As input, asserted by a MAC device
if a packet was received with errors. Mimics the behavior of
EOP to terminate an IX Bus cycle.
As output, driven when no receive cycle in-progress.
In a shared IX Bus system, these pins will be tri-stated when
passing ownership of the IX Bus.
FAST_RX1
AK11
I1
1
Ready Input from Fast Port 0 (i.e., Gigabit port). Pulldown
through 10 KOhms to VSS if not used.
FAST_RX2
AJ11
I1
1
Ready Input from Fast Port 1 (i.e., Gigabit port). Pulldown
through 10 KOhms to VSS if not used.
Table 15. IX Bus Interface Pins (Continued)
IX Bus Signal
Names
Pin
Number
Type
Total
Pin Descriptions
相關PDF資料 |
PDF描述 |
|---|---|
| GCK101 | Analog IC |
| GCK131 | Microcontroller |
| GCM-3.15A | Fuse |
| GCM-4A | Fuse |
| GCM-5A | Fuse |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| GCIXP1250BA | 功能描述:IC MPU NETWORK 166MHZ 520-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:40 系列:MPC83xx 處理器類型:32-位 MPC83xx PowerQUICC II Pro 特點:- 速度:267MHz 電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 封裝/外殼:516-BBGA 裸露焊盤 供應商設備封裝:516-PBGAPGE（27x27） 包裝:托盤 |
| GCIXP1250BB | 功能描述:IC MPU NETWORK 200MHZ 520-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:40 系列:MPC83xx 處理器類型:32-位 MPC83xx PowerQUICC II Pro 特點:- 速度:267MHz 電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 封裝/外殼:516-BBGA 裸露焊盤 供應商設備封裝:516-PBGAPGE（27x27） 包裝:托盤 |
| GCIXP1250BC | 功能描述:IC MPU NETWORK 232MHZ 520-BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:- 標準包裝:40 系列:MPC83xx 處理器類型:32-位 MPC83xx PowerQUICC II Pro 特點:- 速度:267MHz 電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 封裝/外殼:516-BBGA 裸露焊盤 供應商設備封裝:516-PBGAPGE（27x27） 包裝:托盤 |
| GCJ0335C5C0JR50D | 制造商:MURATA 制造商全稱:Murata Manufacturing Co., Ltd. 功能描述:Chip Monolithic Ceramic Capacitors |
| GCJ0335C5C1AR50D | 制造商:MURATA 制造商全稱:Murata Manufacturing Co., Ltd. 功能描述:Chip Monolithic Ceramic Capacitors |
發(fā)布緊急采購，3分鐘左右您將得到回復。