- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530H (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530H |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 139/194頁 |
| 文件大小： | 797K |
| 代理商： | AM8530H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁當前第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Register Description
AMD
6–29
RxD input. Transmitted data are never seen inside or outside the SCC in this mode, and
CTS
is ignored as a transmit enable. This bit is reset by a channel or hardware reset.
Bit 2: DTR/Transmit DMA Request Function
This bit selects the function of the
DTR
/
REQ
pin. If this bit is set to ‘0’, the
DTR
/
REQ
pin
follows the inverted state of the DTR bit in WR5. If this bit is set to ‘1’, the
DTR
/
REQ
pin
goes Low whenever the transmit buffer becomes empty and in any of the synchronous
modes when CRC has been sent at the end of a message. The request function on the
DTR
/
REQ
pin differs from the transmit request function available on the
W
/
REQ
pin in
that Request does not go inactive until the internal operation satisfying the request is
complete, which occurs four to five PCLK cycles after the rising edge of READ or WRITE.
If the DMA used is edge-triggered, this difference is unimportant. This bit is reset by a
channel or hardware reset.
Bit 1: Baud Rate Generator Source
This bit selects the source of the clock for the baud rate generator. If this bit is set to ‘0’,
the baud rate generator clock comes from either the
RTxC
pin or the XTAL oscillator (de-
pending on the state of the XTAL/no XTAL bit). If this bit is set to ‘1’, the clock for the
baud rate generator is the SCC’s PCLK input. Hardware reset sets this bit to ‘0’, select-
ing the
RTxC
pin as the clock source for the baud rate generator.
Bit 0: Baud Rate Generator Enable
This bit controls the operation of the baud rate generator. The counter in the baud rate
generator is enabled for counting when this bit is set to ‘1’, and counting is inhibited when
this bit is set to ‘0’. When this bit is set to ‘1’, change in the state of this bit is not reflected
by the output of the baud rate generator for two counts of the counter. This allows the
command to be synchronized. However, when set to ‘0’, disabling is immediate. This bit is
reset by a hardware reset.
6.2.16
Write Register 15 (External/S tatus Interrupt
Control)
WR15 is the External/Status source control register. If the External/Status interrupts are
enabled as a group via WR1, bits in this register control which External/Status conditions
can cause an interrupt. Only the External/Status conditions that occur after the controlling
bit is sent to ‘1’, will cause an interrupt. This is true even if an External/Status condition is
pending at the time the bit is set. Bit positions for WR15 are shown in Figure 6–17.
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
DCD IE
SYNC/HUNT IE
CTS IE
Tx Underrun/EOM IE
SDLC/HDLC Enhancement Enable
Zero Count IE
10 x 19-Bit Frame Status FIFO Enable
Break/Abort IE
Figure 6–17. Write Register 15
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
| AM85C30-16JC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530H/AM85C301992 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Am8530H/Am85C30 1992 - Am8530H/Am85C30 Serial Communications Controller |
| AM8530H-4DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4DCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530H-4JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。