- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1988 > AD9920ABBCZRL (Analog Devices Inc)IC PROCESSOR CCD 12BIT 105CSPBGA PDF資料下載
參數(shù)資料
| 型號： | AD9920ABBCZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 3/112頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 標(biāo)準(zhǔn)包裝： | 2,000 |
| 位數(shù)： | 12 |
| 電壓 - 電源，模擬： | 1.6 V ~ 2 V |
| 電壓 - 電源，數(shù)字： | 1.6 V ~ 2 V |
| 封裝/外殼： | 105-LFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 105-CSPBGA（8x8） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁
AD9920A
Rev. B | Page 100 of 112
Address
Data Bits
Default
Value
Update
Type
Name
Description
0x36
[2:0]
0x01
SCK
H1DRV
H1 drive strength.
0 = off.
1 = 4.3 mA.
2 = 8.6 mA.
3 = 12.9 mA.
4 = 17.3 mA.
5 = 21.6 mA.
6 = 25.9 mA.
7 = 30.2 mA.
[6:4]
0x1
H2DRV
H2 drive strength (same range as H1DRV).
[10:8]
0x1
H3DRV
H3 drive strength (same range as H1DRV).
[14:12]
0x1
H4DRV
H4 drive strength (same range as H1DRV).
[18:16]
0x1
HLDRV
HL drive strength.
0 = off.
1 = 4.3 mA.
2 = 8.6 mA.
3 = 12.9 mA.
4 = 4.3 mA.
5 = 8.6 mA.
6 = 12.9 mA.
7 = 17.3 mA.
[22:20]
0x1
RGDRV
RG drive strength (same range as HLDRV).
0x37
[2:0]
0x1
SCK
H5DRV
H5 drive strength (same range as H1DRV).
[6:4]
0x1
H6DRV
H6 drive strength (same range as H1DRV).
[10:8]
0x1
H7DRV
H7 drive strength (same range as H1DRV).
[14:12]
0x1
H8DRV
H8 drive strength (same range as H1DRV).
[18:16]
0x1
Test
Test use only. Set to 1.
[22:20]
0x1
Test
Test use only. Set to 1.
0x38
[5:0]
0
SCK
SHDLOC
SHD sampling edge location.
[13:8]
0x20
SHPLOC
SHP sampling edge location.
[21:16]
0x10
SHPWIDTH
SHP width (controls input dc restore switch active time).
0x39
[5:0]
0
SCK
DOUTPHASEP
DOUT phase control, positive edge. Specifies location of DOUT.
[13:8]
0x20
DOUTPHASEN
DOUT phase control, negative edge. Always set to DOUTPHASEP +
32 edges to maintain 50% duty cycle of internal DOUTPHASE clocking.
[16]
0
DCLKMODE
DCLK mode.
0 = DCLK tracks DOUT.
1 = DCLK phase is fixed.
[18:17]
0
Test
Test use only. Set to 0.
[19]
0
DCLKINV
Invert DCLK output.
0 = no inversion.
1 = inversion of DCLK.
[22:20]
0
Test
Test use only. Set to 0.
0x3A
[27]
0
SCK
Test
Do not access, or set to 0.
0x3B
[27]
0
SCK
UNUSED
Do not access, or set to 0.
0x3C
[27]
0
SCK
Test
Do not access, or set to 0.
0x3D
[27]
0
SCK
UNUSED
Do not access, or set to 0.
0x3E
[27]
0
SCK
Test
Do not access, or set to 0.
0x3F
[27]
0
SCK
UNUSED
Do not access, or set to 0.
Table 58. Test Registers—Do Not Access
Address
Data Bits
Default Value
Update Type
Name
Description
0x40 to 0x6F
Test registers. Do not access.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9978BCPZRL | IC PROCESSOR CCD 14BIT 40-LFCSP |
| ADADC71KD | IC ADC 16BIT HIGH RES 32-CDIP |
| ADADC80-Z-12 | IC ADC 12BIT INTEGRATED 32-CDIP |
| ADATE207BBPZ | IC TIMING FORMATTER QUAD 256BGA |
| ADC0804LCN | IC ADC 8-BIT 10KSPS 1LSB 20-DIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9920BBCZ | 制造商:Analog Devices 功能描述: |
| AD9920BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9921BBCZ | 制造商:Analog Devices 功能描述: |
| AD9921BBCZRL | 制造商:Analog Devices 功能描述: |
| AD9923A | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with V-Driver and Precision Timing⑩ Generator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。