- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1988 > AD9920ABBCZRL (Analog Devices Inc)IC PROCESSOR CCD 12BIT 105CSPBGA PDF資料下載
參數(shù)資料
| 型號： | AD9920ABBCZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 112/112頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 標準包裝： | 2,000 |
| 位數(shù)： | 12 |
| 電壓 - 電源，模擬： | 1.6 V ~ 2 V |
| 電壓 - 電源，數(shù)字： | 1.6 V ~ 2 V |
| 封裝/外殼： | 105-LFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 105-CSPBGA（8x8） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當前第112頁
AD9920A
Rev. B | Page 99 of 112
Address
Data Bits
Default Value
Update Type
Name
Description
0x2C
[4:0]
0
SCK
FIELD6
Selected sixth field in the mode register.
[9:5]
0
FIELD7
Selected seventh field in the mode register.
0x2D
[27]
0
SCK
UNUSED
Do not access, or set to 0.
0x2E
[27]
0
SCK
UNUSED
Do not access, or set to 0.
0x2F
[27]
0
SCK
UNUSED
Do not access, or set to 0.
Table 57. Timing Core Registers
Address
Data Bits
Default
Value
Update
Type
Name
Description
0x30
[5:0]
0
SCK
H1POSLOC
H1 rising edge location in HCLK Mode 1, Mode 2, and Mode 3.
Phase 3 (H7/H8) rising edge location in 3-phase mode.
[13:8]
0x20
H1NEGLOC
H1 falling edge location in HCLK Mode 1, Mode 2, and Mode 3.
Phase 3 (H7/H8) falling edge location in 3-phase mode.
[16]
0x01
Test
Test use only. Set to 1.
0x31
[5:0]
0
SCK
H2POSLOC
H2 rising edge location in HCLK Mode 2.
H5 rising edge location in HCLK Mode 3.
Phase 2 (H5/H6) rising edge location in 3-phase mode.
[13:8]
0x20
H2NEGLOC
H2 falling edge location in HCLK Mode 2.
H5 falling edge location in HCLK Mode 3.
Phase 2 (H5/H6) falling edge location in 3-phase mode.
[16]
0x01
Test
Test use only. Set to 1.
0x32
[5:0]
0
SCK
HLPOSLOC
HL rising edge location.
[13:8]
0x20
HLNEGLOC
HL falling edge location.
[16]
0x01
Test
Test use only. Set to 1.
0x33
[5:0]
0
SCK
H3P1POSLOC
Phase 1 (H1/H2) rising edge location in 3-phase mode.
[13:8]
0x20
H3P1NEGLOC
Phase 1 (H1/H2) falling edge location in 3-phase mode.
[16]
0x01
Test
Test use only. Set to 1.
0x34
[5:0]
0
SCK
RGPOSLOC
RG rising edge location.
[13:8]
0x10
RGNEGLOC
RG falling edge location.
[16]
0x01
Test
Test use only. Set to 1.
0x35
[0]
0
SCK
H1HBLKRETIME
Retime H1 HBLK to internal clock. Enabling retime adds one half cycle
delay to HBLK position.
0 = no retime.
1 = retime.
[1]
0
H2HBLKRETIME
Retime H2 HBLK to internal clock.
[2]
0
HLHBLKRETIME
Retime HL HBLK to internal clock.
[3]
0
H3PHBLKRETIME
Retime H3 HBLK to internal clock.
[7:4]
0
HCLK_WIDTH
Enables wide H-clocks during HBLK interval. Set to 0 to disable.
[8]
0
Test
Test use only. Set to 0.
[9]
0
HLHBLK
1 = enable HBLK for HL.
[19:10]
0
Test
Test use only. Set to 0.
[20]
0
H1FINERETIME
Adds one additional retime operation to H1 HBLK signal.
[21]
0
H2FINERETIME
Adds one additional retime operation to H2 HBLK signal.
[22]
0
HLFINERETIME
Adds one additional retime operation to HL HBLK signal.
[23]
0
H3PFINERETIME
Adds one additional retime operation to H3P HBLK signal
(3-phase mode).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9978BCPZRL | IC PROCESSOR CCD 14BIT 40-LFCSP |
| ADADC71KD | IC ADC 16BIT HIGH RES 32-CDIP |
| ADADC80-Z-12 | IC ADC 12BIT INTEGRATED 32-CDIP |
| ADATE207BBPZ | IC TIMING FORMATTER QUAD 256BGA |
| ADC0804LCN | IC ADC 8-BIT 10KSPS 1LSB 20-DIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9920BBCZ | 制造商:Analog Devices 功能描述: |
| AD9920BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9921BBCZ | 制造商:Analog Devices 功能描述: |
| AD9921BBCZRL | 制造商:Analog Devices 功能描述: |
| AD9923A | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with V-Driver and Precision Timing⑩ Generator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。