- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1988 > AD9920ABBCZRL (Analog Devices Inc)IC PROCESSOR CCD 12BIT 105CSPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9920ABBCZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 17/112頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 標(biāo)準(zhǔn)包裝： | 2,000 |
| 位數(shù)： | 12 |
| 電壓 - 電源，模擬： | 1.6 V ~ 2 V |
| 電壓 - 電源，數(shù)字： | 1.6 V ~ 2 V |
| 封裝/外殼： | 105-LFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 105-CSPBGA（8x8） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁
AD9920A
Rev. B | Page 12 of 112
Pin No.
Mnemonic
Type1
E11
SYNC/RST
DO
SYNC Pin (Internal Pull-Up Resistor)/External Reset Input (Active Low).
K9
SL
DI
3-Wire Serial Load Pulse (Internal Pull-Up Resistor).
K10
SDATA
DI
3-Wire Serial Data.
L10
SCK
DI
3-Wire Serial Clock.
B11
VDR_EN
DI
Enable V-Outputs When High.
K11
XSUBCNT
DI
XSUBCNT Input to SUBCK Buffer.
C9
SRSW
DI
Slew Rate Control Enable. Tie to ground to disable.
J6
LEGEN
DI
Legacy Mode Enable Bar. Tie to ground for legacy 18-channel mode.
J5
CLI
DI
Reference Clock Input.
K5
CLO
DO
Clock Output for Crystal.
F10
GPO1
DO
General-Purpose Output.
H9
GPO2
DO
General-Purpose Output.
G10
GPO3
DO
General-Purpose Output.
F11
GPO4
DO
General-Purpose Output.
H10
GPO7
DO
General-Purpose Output.
J11
GPO8
DO
General-Purpose Output.
B9
D0
DO
Data Output (LSB).
C6
D1
DO
Data Output.
C7
D2
DO
Data Output.
A8
D3
DO
Data Output.
A7
D4
DO
Data Output.
B7
D5
DO
Data Output.
B6
D6
DO
Data Output.
A6
D7
DO
Data Output.
A5
D8
DO
Data Output.
B4
D9
DO
Data Output.
A4
D10
DO
Data Output.
A3
D11
DO
Data Output (MSB).
B3
DCLK
DO
Data Clock Output.
D1
H1
DO
CCD Horizontal Clock.
D2
H2
DO
CCD Horizontal Clock.
F1
H3
DO
CCD Horizontal Clock.
F2
H4
DO
CCD Horizontal Clock.
H1
H5
DO
CCD Horizontal Clock.
H2
H6
DO
CCD Horizontal Clock.
K1
H7
DO
CCD Horizontal Clock.
K2
H8
DO
CCD Horizontal Clock.
L2
HL
DO
CCD Horizontal Clock.
L4
RG
DO
CCD Reset Gate Clock.
G9
V1A
VO3
CCD Vertical Transfer Clock. Three-level output (XV1 + XV16).
G6
V1B
VO3
CCD Vertical Transfer Clock. Three-level output (XV1 + XV17).
G5
V2A
VO3
CCD Vertical Transfer Clock. Three-level output (XV2 + XV18).
E9
V2B
VO3
CCD Vertical Transfer Clock. Three-level output (XV2 + XV19).
J9
V3A
VO3
CCD Vertical Transfer Clock. Three-level output (XV3 + XV20).
F6
V3B
VO3
CCD Vertical Transfer Clock. Three-level output. LEGEN is low, XV3 + XV21. LEGEN is high,
XV23 + XV21.
F5
V4
VO3
CCD Vertical Transfer Clock. Three-level output (XV4 + XV22).
E5
V5
VO3
CCD Vertical Transfer Clock. Three-level output. LEGEN is low, XV5 + XV23. LEGEN is high,
XV5 + GPO5.
D10
V6
VO3
CCD Vertical Transfer Clock. Three-level output. LEGEN is low, XV6 + XV24. LEGEN is high,
XV6 + GPO6.
F9
V7
VO2
CCD Vertical Transfer Clock. Two-level output (XV7).
F7
V8
VO2
CCD Vertical Transfer Clock. Two-level output (XV8).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9978BCPZRL | IC PROCESSOR CCD 14BIT 40-LFCSP |
| ADADC71KD | IC ADC 16BIT HIGH RES 32-CDIP |
| ADADC80-Z-12 | IC ADC 12BIT INTEGRATED 32-CDIP |
| ADATE207BBPZ | IC TIMING FORMATTER QUAD 256BGA |
| ADC0804LCN | IC ADC 8-BIT 10KSPS 1LSB 20-DIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9920BBCZ | 制造商:Analog Devices 功能描述: |
| AD9920BBCZRL | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9921BBCZ | 制造商:Analog Devices 功能描述: |
| AD9921BBCZRL | 制造商:Analog Devices 功能描述: |
| AD9923A | 制造商:AD 制造商全稱:Analog Devices 功能描述:CCD Signal Processor with V-Driver and Precision Timing⑩ Generator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。