參數(shù)資料
型號： XC3S1000-5CP132C
廠商： XILINX INC
元件分類： FPGA
英文描述： Spartan-3 FPGA Family: Complete Data Sheet
中文描述： FPGA, 192 CLBS, 50000 GATES, PBGA132
封裝： CSP-132
文件頁數(shù)： 63/198頁
文件大?。?/td> 1605K
代理商： XC3S1000-5CP132C
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當(dāng)前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: DC and Switching Characteristics
16
www.xilinx.com
DS099-3 (v1.5) December 17, 2004
Advance Product Specification
R
Table 17:
Input Timing Adjustments for IOB
Convert Input Time from
LVCMOS25 to the
Following Signal Standard
Add the
Adjustment Below
Units
Speed Grade
-5
-4
Single-Ended Standards
GTL, GTL_DCI
0.44
0.50
ns
GTLP, GTLP_DCI
0.36
0.42
ns
HSLVDCI_15
0.51
0.59
ns
HSLVDCI_18
0.29
0.33
ns
HSLVDCI_25
0.51
0.59
ns
HSLVDCI_33
0.51
0.59
ns
HSTL_I, HSTL_I_DCI
0.51
0.59
ns
HSTL_III, HSTL_III_DCI
0.37
0.42
ns
HSTL_I_18,
HSTL_I_DCI_18
0.36
0.41
ns
HSTL_II_18,
HSTL_II_DCI_18
0.39
0.45
ns
HSTL_III_18,
HSTL_III_DCI_18
0.45
0.52
ns
LVCMOS12
0.63
0.72
ns
LVCMOS15
0.42
0.49
ns
LVDCI_15
0.38
0.43
ns
LVDCI_DV2_15
0.38
0.44
ns
LVCMOS18
0.24
0.28
ns
LVDCI_18
0.29
0.33
ns
LVDCI_DV2_18
0.28
0.33
ns
LVCMOS25
0
0
ns
LVDCI_25
0.05
0.05
ns
LVDCI_DV2_25
0.04
0.04
ns
LVCMOS33, LVDCI_33,
LVDCI_DV2_33
–0.05
–0.02
ns
LVTTL
0.18
0.21
ns
PCI33_3
0.20
0.22
ns
PCI66_3
0.18
0.20
ns
SSTL18_I, SSTL18_I_DCI
0.39
0.45
ns
SSTL2_I, SSTL2_I_DCI
0.40
0.46
ns
SSTL2_II, SSTL2_II_DCI
0.36
0.41
ns
Differential Standards
LDT_25 (ULVDS_25)
0.76
0.88
ns
LVDS_25, LVDS_25_DCI
0.65
0.75
ns
BLVDS_25
0.34
0.39
ns
LVDSEXT_25,
LVDSEXT_25_DCI
0.80
0.92
ns
LVPECL_25
0.18
0.21
ns
RSDS_25
0.43
0.50
ns
Notes:
1.
The numbers in this table are tested using the methodology
presented in
Table 21
and are based on the operating
conditions set forth in
Table 5
,
Table 8
, and
Table 10
.
These adjustments are used to convert input path times
originally specified for the LVCMOS25 standard to times that
correspond to other signal standards.
2.
Table 17:
Input Timing Adjustments for IOB
(Continued)
Convert Input Time from
LVCMOS25 to the
Following Signal Standard
Add the
Adjustment Below
Units
Speed Grade
-5
-4
相關(guān)PDF資料
PDF描述
XC3S1000-5CP132I Spartan-3 FPGA Family: Complete Data Sheet
XC4000A LAMP
XC4002A Logic Cell Array Family
XC4003A Logic Cell Array Family
XC4004A Logic Cell Array Family
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-5CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-5CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-5CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-5FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-5FG1156I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*