- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374986 > XC3S1000-5CP132C (XILINX INC) Spartan-3 FPGA Family: Complete Data Sheet PDF資料下載
參數(shù)資料
| 型號(hào)： | XC3S1000-5CP132C |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | Spartan-3 FPGA Family: Complete Data Sheet |
| 中文描述： | FPGA, 192 CLBS, 50000 GATES, PBGA132 |
| 封裝： | CSP-132 |
| 文件頁(yè)數(shù)： | 150/198頁(yè) |
| 文件大?。?/td> | 1605K |
| 代理商： | XC3S1000-5CP132C |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)當(dāng)前第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)
Spartan-3 FPGA Family: Pinout Descriptions
64
www.xilinx.com
DS099-4 (v1.6) January 17, 2005
Product Specification
R
FG676: 676-lead Fine-pitch Ball Grid
Array
The 676-lead fine-pitch ball grid array package, FG676,
supports four different Spartan-3 devices, including the
XC3S1000, the XC3S1500, the XC3S2000, and the
XC3S4000. All four have nearly identical footprints but are
slightly different due to unconnected pins on the XC3S1000
and XC3S1500. For example, because the XC3S1000 has
fewer I/O pins, this device has 98 unconnected pins on the
FG676 package, labeled as “N.C.” In
Table 33
and
Figure 15
, these unconnected pins are indicated with a
black diamond symbol (
). The XC3S1500, however, has
only two unconnected pins, also labeled “N.C.” in the pinout
table but indicated with a black square symbol (
).
All the package pins appear in
Table 33
and are sorted by
bank number, then by pin name. Pairs of pins that form a dif-
ferential I/O pair appear together in the table. The table also
shows the pin number for each pin and the pin type, as
defined earlier.
If there is a difference between the XC3S1000, the
XC3S1500, the XC3S2000, and the XC3S4000 pinouts,
then that difference is highlighted in
Table 33
. If the table
entry is shaded grey, then there is an unconnected pin on
either the XC3S1000 or XC3S1500 that maps to a user-I/O
pin on the XC3S2000 and XC3S4000. If the table entry is
shaded tan, then the unconnected pin on either the
XC3S1000 or XC3S1500 maps to a VREF-type pin on the
XC3S2000 and XC3S4000. If the other VREF pins in the
bank all connect to a voltage reference to support a special
I/O standard, then also connect the N.C. pin on the
XC3S1000 or XC3S1500 to the same VREF voltage. This
provides maximum flexibility as you could potentially
migrate a design from the XC3S1000 through to the
XC3S4000 FPGA without changing the printed circuit
board.
An electronic version of this package pinout table and foot-
print diagram is available for download from the Xilinx web-
site at
http://www.xilinx.com/bvdocs/publications/s3_pin.zip
.
Pinout Table
Table 33:
FG676 Package Pinout
Bank
XC3S1000
Pin Name
XC3S1500
Pin Name
XC3S2000
XC3S4000
Pin Name
FG676
Pin
Number
Type
0
IO
IO
IO
A3
I/O
0
IO
IO
IO
A5
I/O
0
IO
IO
IO
A6
I/O
0
IO
IO
IO
C4
I/O
0
N.C. (
)
IO
IO
C8
I/O
0
IO
IO
IO
C12
I/O
0
IO
IO
IO
E13
I/O
0
IO
IO
IO
H11
I/O
0
IO
IO
IO
H12
I/O
0
IO/VREF_0
IO/VREF_0
IO/VREF_0
B3
VREF
0
IO/VREF_0
IO/VREF_0
IO/VREF_0
F7
VREF
0
IO/VREF_0
IO/VREF_0
IO/VREF_0
G10
VREF
0
IO_L01N_0/
VRP_0
IO_L01P_0/
VRN_0
IO_L05N_0
IO_L01N_0/
VRP_0
IO_L01P_0/
VRN_0
IO_L05N_0
IO_L01N_0/
VRP_0
IO_L01P_0/
VRN_0
IO_L05N_0
E5
DCI
0
D5
DCI
0
B4
I/O
0
IO_L05P_0/
VREF_0
IO_L06N_0
IO_L05P_0/
VREF_0
IO_L06N_0
IO_L05P_0/
VREF_0
IO_L06N_0
A4
VREF
0
C5
I/O
0
IO_L06P_0
IO_L06P_0
IO_L06P_0
B5
I/O
0
IO_L07N_0
IO_L07N_0
IO_L07N_0
E6
I/O
0
IO_L07P_0
IO_L07P_0
IO_L07P_0
D6
I/O
0
IO_L08N_0
IO_L08N_0
IO_L08N_0
C6
I/O
0
IO_L08P_0
IO_L08P_0
IO_L08P_0
B6
I/O
0
IO_L09N_0
IO_L09N_0
IO_L09N_0
E7
I/O
0
IO_L09P_0
IO_L09P_0
IO_L09P_0
D7
I/O
0
IO_L10N_0
IO_L10N_0
IO_L10N_0
B7
I/O
0
IO_L10P_0
IO_L10P_0
IO_L10P_0
A7
I/O
0
N.C. (
)
IO_L11N_0
IO_L11N_0
G8
I/O
0
N.C. (
)
IO_L11P_0
IO_L11P_0
F8
I/O
0
N.C. (
)
IO_L12N_0
IO_L12N_0
E8
I/O
0
N.C. (
)
IO_L12P_0
IO_L12P_0
D8
I/O
0
IO_L15N_0
IO_L15N_0
IO_L15N_0
B8
I/O
0
IO_L15P_0
IO_L15P_0
IO_L15P_0
A8
I/O
0
IO_L16N_0
IO_L16N_0
IO_L16N_0
G9
I/O
0
IO_L16P_0
IO_L16P_0
IO_L16P_0
F9
I/O
0
N.C. (
)
IO_L17N_0
IO_L17N_0
E9
I/O
0
N.C. (
)
IO_L17P_0
IO_L17P_0
D9
I/O
0
N.C. (
)
IO_L18N_0
IO_L18N_0
C9
I/O
0
N.C. (
)
IO_L18P_0
IO_L18P_0
B9
I/O
0
IO_L19N_0
IO_L19N_0
IO_L19N_0
F10
I/O
0
IO_L19P_0
IO_L19P_0
IO_L19P_0
E10
I/O
0
IO_L22N_0
IO_L22N_0
IO_L22N_0
D10
I/O
0
IO_L22P_0
IO_L22P_0
IO_L22P_0
C10
I/O
0
N.C. (
)
IO_L23N_0
IO_L23N_0
B10
I/O
0
N.C. (
)
IO_L23P_0
IO_L23P_0
A10
I/O
0
IO_L24N_0
IO_L24N_0
IO_L24N_0
G11
I/O
0
IO_L24P_0
IO_L24P_0
IO_L24P_0
F11
I/O
0
IO_L25N_0
IO_L25N_0
IO_L25N_0
E11
I/O
0
IO_L25P_0
IO_L25P_0
IO_L25P_0
D11
I/O
0
N.C. (
)
IO_L26N_0
IO_L26N_0
B11
I/O
0
N.C. (
)
IO_L26P_0/
VREF_0
IO_L27N_0
IO_L26P_0/
VREF_0
IO_L27N_0
A11
VREF
0
IO_L27N_0
G12
I/O
0
IO_L27P_0
IO_L27P_0
IO_L27P_0
H13
I/O
Table 33:
FG676 Package Pinout
(Continued)
Bank
XC3S1000
Pin Name
XC3S1500
Pin Name
XC3S2000
XC3S4000
Pin Name
FG676
Pin
Number
Type
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC3S1000-5CP132I | Spartan-3 FPGA Family: Complete Data Sheet |
| XC4000A | LAMP |
| XC4002A | Logic Cell Array Family |
| XC4003A | Logic Cell Array Family |
| XC4004A | Logic Cell Array Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S1000-5CP132I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1000-5CPG132C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-5CPG132I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-5FG1156C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1000-5FG1156I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。