參數(shù)資料
型號: MT9071
廠商: Mitel Networks Corporation
英文描述: Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器(集成四個獨立幀調(diào)節(jié)器))
中文描述: 四T1/E1/J1收發(fā)器(多端口的T1/E1/J1幀調(diào)節(jié)器(集成四個獨立幀調(diào)節(jié)器))
文件頁數(shù): 65/217頁
文件大?。?/td> 686K
代理商: MT9071
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
65
11.0 Data Link Operation
11.1 T1 Data Link Operation
The ESF protocol allows for carrier messages to be embedded in the overhead bit (S-bit) position. Refer to the
FDL bit detailed in Table 7 - T1 ESF Superframe Structure. The MT9071 provides two separate means of
accessing these data links.
With dedicated data registers for transmitting and receiving Bit-Oriented Messages.
With an internal HDLC operating at a bit rate of 4 kbits/sec.
11.1.1
T1 Bit-Oriented Messaging
For the structure of the Bit-Oriented Messages, refer to Table 22 - T1 Message Oriented Performance Report
Structure (T1.403 and T1.408) and Table 23 - Bit Oriented Messages. Bit oriented messages may be
periodically interrupted (up to once per second) for a duration of up to 100 milliseconds. This is to
accommodate bursts of message oriented protocols.
In T1 mode, bit oriented messaging may be selected by setting control register bit BOMEN (Table 90 - T1
HDLC & DataLink Control - R/W Address Y06). The transmit data link will contain the repeating serial data
stream of the form 1111 1111 0xxx xxx0, where the 0xxx xxx0 byte originates from the transmit data register
bits TXBOM7-0 (Table 92 - T1 Transmit BOM Data - R/W Address Y07).
The receive data link will also contain a repeating serial data stream of the form 1111 1111 0xxx xxx0, where
the 0xxx xxx0 byte is sourced to the receive data register bits RXBOM7-0 (Table 108 - T1 Receive Bit Oriented
Message - R Address Y12). To prevent spurious inputs from creating false messages, a new message must be
repeated in at least 8 of the last 10 appropriate byte positions before being loaded into the receive data register
bits RXBOM7-0. When a new message has been received, and if RXBOM7-0 changes state, the following
events will occur:
The latched status register bit BOML = 1 (Table 134 - T1 Receive Line Status and Timer Latch - R
Address Y25).
The interrupt status register bit BOMI = 1 (Table 151 - T1 Receive Line and Timer Interrupt Status - R
Address Y35), if unmasked with mask control register bit BOMM = 0 (Table 158 - T1 Receive Line and
Timer Interrupt Mask - R/W Address Y45).
A bit oriented match register is also available. The control register bits RXBOMM7-0 (Table 94 - T1 Receive
BOM Match Control - R/W Address Y08) are internally compared with the receive data register bits RXBOM7-
0. When a new message has been received, and if RXBOM7-0 changes state and matches RXBOMM7-0, the
following events will occur:
The latched status register bit BOMML = 1 (Table 134 - T1 Receive Line Status and Timer Latch - R
Address Y25).
The interrupt status register bit BOMMI = 1 (Table 151 - T1 Receive Line and Timer Interrupt Status - R
Address Y35), if unmasked with mask control register bit BOMMM = 0 (Table 158 - T1 Receive Line and
Timer Interrupt Mask - R/W Address Y45).
相關(guān)PDF資料
PDF描述
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch(大數(shù)字開關(guān))
MT90823 3V Large Digital Switch(3V 大數(shù)字開關(guān))
MT90826 Quad Digital Switch(四數(shù)字開關(guān))
MT90840 Distributed Hyperchannel Switch(分布式超級通道開關(guān))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90710 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT90710AP 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT9072 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AB 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AV 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays