- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 122/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁當(dāng)前第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
MT9071
Preliminary Information
122
4
RSV
(0)
SLBK
(0)
Reserved
. Must be set to 0 for normal operation.
3
ST-BUS Loopback.
If one, the first 24 timeslots and the last bit in the frame of DSTi are
connected to DSTo on the ST-BUS side of the selected framer (Y). If zero, this feature is
disabled. See Section 15.0 Loopbacks.
Payload Loopback.
If one, all timeslots received on RTIP/RRNG are connected to TTIP/
TRNG on the ST-BUS side of the selected framer (Y). If zero, this feature is disabled. See
Section 15.0 Loopbacks.
Transmit Loop Up Code
. If this bit is set, inband line loop up code is sent. The loop up
code to be sent is determined by the TXLACL data bits detailed in Table 101 - T1 Transmit
Loop Activate Code Control - R/W Address Y0D. Note that the receiver will detect either
framed or unframed inband loop codes.
Transmit Loop Down Code
. If this bit is set, inband line loop down code is sent. The loop
down code to be sent is determined by the TXLDCL data bits detailed in Table 102 - T1
Transmit Loop Deactivate Code Control - R/W Address Y0E. Note that the receiver will
detect either framed or unframed inband loop codes.
Table 88 - T1 LoopBack Control - R/W Address Y05
2
PLBK
(0)
1
TLU
(0)
0
TLD
(0)
Bit
Name
Functional Description
15-11 (#### #) Not Used
11
RFL
(0)
10
DBNCE
(0)
Receive Signaling Freeze due to Loss.
If one, the receive signaling is frozen if a receive loss
of signal is detected. The freeze is cleared upon clearance of loss.
Debounce Select.
This bit selects the receive CAS debounce period. If one, 14 ms of debounce
is used. There may be as much as 2 ms added to this duration because the state change of the
signaling equipment is not synchronous with the PCM 30 signaling multiframe. If zero, no
debounce is used.
Not Used
Transmit Multiframe Alignment Bits One to Four.
These bits are transmitted on the PCM30
link, in the Multiframe Alignment Signal (MFAS) positions (one to four of timeslot 16) of frame
zero of every Channel Associated Signaling (CAS) multiframe. These bits are used by the far
end to identify specific frames of a CAS multiframe. TMA1-4 = 0000 for normal operation.
9-8
7
6
5
4
(##)
TMA1
TMA2
TMA3
TMA4
(0000)
X1
(1)
3
Transmit Non-Multiframe Alignment Signal (NMAS) Spare Bit.
This bit is transmitted on the
PCM30 link in bit position five of timeslot 16 of frame zero of every signaling multiframe. X1 is
normally set to one.
Transmit Remote Multiframe Alarm Signal.
This bit is transmitted on the PCM30 link in bit
position six of timeslot 16 of frame zero of every signaling multiframe when control bit AUTY (see
Table 79 - E1 Alarms and Framing Control - R/W Address Y00) is set to one. The Y bit is used to
indicate the loss of multiframe alignment to the remote end of the link. If one, loss of multiframe
alignment; if zero, multiframe alignment acquired.
Transmit Non-Multiframe Alignment Signal (NMAS) Spare Bits.
These bits are transmitted
on the PCM30 link in bit positions seven and eight respectively, of timeslot 16 of frame zero of
every signaling multiframe. X2 and X3 are normally set to one.
Table 89 - E1 CAS Control and Data - R/W Address Y05
2
Y
(1)
1
0
X2
X3
(11)
Bit
Name
Functional Description
15-12
(####)
Not Used
Table 90 - T1 HDLC & DataLink Control - R/W Address Y06
Bit
Name
Functional Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。