- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) PDF資料下載
參數(shù)資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個獨(dú)立幀調(diào)節(jié)器）） |
| 文件頁數(shù)： | 145/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當(dāng)前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
145
Bit
Name
Functional Description
15-8 (#### ####) Not Used
7
6
5
4
3
2
1
0
EZC0
(0000 0000)
EZC7
EZC6
EZC5
EZC4
EZC3
EZC2
EZC1
Excessive Zero Counter.
These bits make up a counter which is incremented for each
detection of 8 or more zeros if B8ZS (see Table 80 - T1 Line Coding Control - R/W Address
Y01) is turned on; or for each detection of 16 or more zeros if B8ZS is turned off. In other
words, this counter counts groups of 8 or more or 16 or more zeros separated by ones.
Table 126 - T1 Excessive Zero’s Counter - R/W Address Y1B
Bit
Name
Functional Description
15-12 (####) Not Used.
11
RXCLK
Receive Clock.
This bit represents the receiver clock generated after the RXEN bit detailed in
Table 179 - T1 & E1 HDLC Control 0 - R/W Address YF2, but before zero deletion is considered.
10
TXCLK
Transmit Clock.
This bit represents the transmit clock generated after the TXEN bit detailed in
Table 179 - T1 & E1 HDLC Control 0 - R/W Address YF2, but before zero insertion is considered.
9
VCRC
Valid CRC
. This is the CRC recognition status bit for the HDLC receiver. Data is clocked into the
data register detailed in Table 129 - T1 & E1 HDLC Receive CRC Data - R/W Address Y1E. If the
comparison was successful, then this bit will be high.
8
VADDR
Valid Address.
This is the address recognition status bit for the HDLC receiver. Data is clocked
into the device and compared with the data register detailed in Table 181 - T1 & E1 HDLC
Address Recognition Control - R/W Address YF4. If the comparison was successful, then this bit
will be high.
7
6
5
4
3
2
1
0
TBP0
automatically sends the two byte FCS and then the 1 byte closing FLAG. If the CYCLE bit of the
T1 & E1 HDLC Control 0 - R/W Address YF2 is set high, the counter will cycle through the
programmed value continuously.
Table 127 - T1 & E1 HDLC Test and Transmit Byte Status - R/W Address Y1C
TBP7
TBP6
TBP5
TBP4
TBP3
TBP2
TBP1
Transmit Byte Counter Position.
These 8 bits provide the position of the next byte of data to be
written into the Transmit FIFO (see Table 182 - T1 & E1 HDLC Transmit FIFO Data - R/W Address
YF5). The initial transmit byte counter position is loaded from control register bits TPS7-0 detailed
in Table 183 - T1 & E1 HDLC Transmit Packet Size - R/W Address YF6.
The transmitter automatically decrements this register following each write to the Transmit FIFO.
When this register reaches the count of one, the next write to the Transmit FIFO will be
automatically tagged as an EOP byte. Consequently, following the last byte, the transmitter
Bit
Name
Functional Description
15-7 (#### #### #) Not Used
6
IDC
Idle Channel State.
This bit is set to one when an idle channel state (15 or more ones) has
been detected at the receiver. This is an asynchronous event. On power reset, this may be
one, status becomes valid after the first zero or first15 bits are received.
Table 128 - T1 & E1 HDLC Status - R/W Address Y1D
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數(shù)字開關(guān)) |
| MT90823 | 3V Large Digital Switch(3V 大數(shù)字開關(guān)) |
| MT90826 | Quad Digital Switch(四數(shù)字開關(guān)) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。