- 您現在的位置：買賣IC網 > PDF目錄384760 > MT9071 (Mitel Networks Corporation) Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）) PDF資料下載
參數資料
| 型號： | MT9071 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）) |
| 中文描述： | 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調節(jié)器（集成四個獨立幀調節(jié)器）） |
| 文件頁數： | 59/217頁 |
| 文件大?。?/td> | 686K |
| 代理商： | MT9071 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
59
8.4.2
The Bypass Register
The Bypass Register is a single stage shift register that provides a one-bit path from TDI to its TDO.
8.4.3
The Boundary-Scan Register
The Boundary-Scan Register (BSR) provides an interface between the MT9071 core logic and the MT9071
input and output pins. This interface is controlled by the TAP Controller and Instruction Register. The BSR
provides status of all digital input, output and bi-directional pins and control over all digital output and bi-
directional pins. Power pins, analog pins, oscillator pins and test pins are not included in the chain. The BSR
maps to the remaining pins. Each input pin maps to one BSR bit (input cell), each output pin maps to one or
two BSR bits (output and enable cells), and each bi-directional pin maps to three BSR bits (input, output and
enable cells). Bit 0 of the BSR is the last bit in the JTAG chain and the first bit clocked out. The JTAG chain
starts at DSTo[0] and moves counterclockwise around the chip finishing at the RXBF[3] pin (see Table 16 -
JTAG Boundary-Scan Register).
8.5
Boundary Scan Description Language (BSDL) File
A Boundary Scan Description Language (BSDL) file is available for the MT9071 JTAG implementation. This
ASCII (text) file provides all the information required for a JTAG test system to access the MT9071’s boundary
scan circuitry.
9.0
Common Channel Signaling (CCS) Operation
In CCS, an E1 PCM30 timelsot or a T1 DS0 channel is typically used to carry signaling information for all
channels in a framed and formatted data packet according to some high level data link control method. One
such method is the Link Access Procedure on the D-Channel (LAPD) ISDN protocol specified by CCITT.
Other protocols include non-ISDN protocols such as the High Level Data Link Control (HDLC) and the LAPB
Version
Part Number
Manufacturer Identity
LSB=1
Marketing Revision
(4 bits)
A
0000
0
Marketing Number
(16 bits)
9071
1001 0000 0111 0001
9 0 7 1
Mitel
(11 bits)
Mitel
0001 0100 101
LSB
(1 bit)
LSB=1
1
1 4 B
0 9 0 7 1 1 4 B
Table 15 - JTAG MT9071 Identification Register
Device Pin
Boundary-Scan Register Bits (0 to 117)
Name
Type
Cell #
Enable Register Bit
Output Register Bit
Input Register Bit
When this control/status bit
is one, the corresponding
pin is in a high impedance
state. When zero, the
corresponding pin operates
normally.
0
When this control/status bit
is one, the corresponding
pin is high. When zero, the
corresponding pin is low.
When this status bit is one,
the corresponding pin is
high. When zero, the
corresponding pin is low.
DSTo[0]
output
The sequence continues around the chip. Refer to the BSDL file for BSR bit mapping.
output
72
NA
Table 16 - JTAG Boundary-Scan Register
1
1
NA
RXBF[3]
117
NA
相關PDF資料 |
PDF描述 |
|---|---|
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch(大數字開關) |
| MT90823 | 3V Large Digital Switch(3V 大數字開關) |
| MT90826 | Quad Digital Switch(四數字開關) |
| MT90840 | Distributed Hyperchannel Switch(分布式超級通道開關) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MT90710 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT90710AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer |
| MT9072 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。