參數(shù)資料
型號： MT9071
廠商： Mitel Networks Corporation
英文描述： Quad T1/E1/J1 Transceiver(多端口 T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器）)
中文描述： 四T1/E1/J1收發(fā)器（多端口的T1/E1/J1幀調(diào)節(jié)器（集成四個(gè)獨(dú)立幀調(diào)節(jié)器））
文件頁數(shù)： 21/217頁
文件大?。?/td> 686K
代理商： MT9071
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
Preliminary Information
MT9071
21
8.4.3
8.5
The Boundary-Scan Register......................................................................................................... 59
Boundary Scan Description Language (BSDL) File ...............................................................................59
9.0
Common Channel Signaling (CCS) Operation............................................................59
9.1
T1 CCS & ST-BUS CSTi/CSTo..............................................................................................................60
9.1.1
T1 CCS & ST-BUS CSTi/CSTo Timeslot Relationship................................................................... 60
9.2
E1 CCS ..................................................................................................................................................60
9.2.1
T1 CCS & ST-BUS CSTi/CSTo Timeslot Relationship................................................................... 61
10.0 CAS Operation...............................................................................................................61
10.1 T1 CAS...................................................................................................................................................61
10.1.1
T1 CAS Register and ST-BUS Access........................................................................................... 61
10.2 E1 CAS...................................................................................................................................................62
10.2.1
E1 CAS Register and ST-BUS Access........................................................................................... 63
11.0 Data Link Operation ......................................................................................................65
11.1 T1 Data Link Operation..........................................................................................................................65
11.1.1
T1 Bit-Oriented Messaging............................................................................................................. 65
11.1.2
T1 HDLC......................................................................................................................................... 67
11.2 E1 Data Link Operation..........................................................................................................................67
11.2.1
E1 Data Link National Bit Buffer Access ........................................................................................ 67
11.2.2
Data Link Pin Data (RxD) Received from PCM30 - With No Elastic Buffer.................................... 68
11.2.3
E1 Data Link ST-BUS Access........................................................................................................ 68
11.2.4
E1 Data Link HDLC Access............................................................................................................ 68
11.2.5
E1 Data Link 5 Bit Register Access................................................................................................ 69
12.0 HDLC...............................................................................................................................69
12.1 HDLC Overview......................................................................................................................................69
12.1.1
HDLC Frame Structure.................................................................................................................. 69
12.1.2
Data Transparency (Zero Insertion/Deletion)................................................................................. 70
12.1.3
Invalid Frames................................................................................................................................ 70
12.1.4
Frame Abort.................................................................................................................................... 70
12.1.5
Interframe Time Fill and Link Channel States ................................................................................ 70
12.1.6
Go-Ahead....................................................................................................................................... 71
12.2 HDLC Functional Description.................................................................................................................71
12.2.1
HDLC Transmitter........................................................................................................................... 71
12.2.2
HDLC Receiver............................................................................................................................... 72
13.0 Transparent Mode Operation........................................................................................73
13.1 T1 Transparent Mode Operation............................................................................................................73
13.2 E1 Transparent Mode Operation............................................................................................................74
13.2.1
Transmit Timeslot 0 all Frames from DSTi to PCM30.................................................................... 74
13.2.2
Receive Timeslot 0 all Frames from PCM30 to DSTo.................................................................... 74
相關(guān)PDF資料
PDF描述
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch(大數(shù)字開關(guān))
MT90823 3V Large Digital Switch(3V 大數(shù)字開關(guān))
MT90826 Quad Digital Switch(四數(shù)字開關(guān))
MT90840 Distributed Hyperchannel Switch(分布式超級通道開關(guān))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90710 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT90710AP 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:High-Speed Isochronous Multiplexer
MT9072 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AB 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer
MT9072AV 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*