- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367493 > L84302 L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號(hào)： | L84302 |
| 元件分類： | 通用總線功能 |
| 英文描述： | L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 |
| 中文描述： | L84302四100/10 Mbps的4端口以太網(wǎng)的遠(yuǎn)程監(jiān)控控制器/ SNMP管理處的技術(shù)手冊(cè)，4月2日 |
| 文件頁數(shù)： | 84/128頁 |
| 文件大?。?/td> | 997K |
| 代理商： | L84302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁當(dāng)前第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
84 of 128
April, 2002
L84302 Quad 4-Port Ethernet Controller - Technical Manual
Copyright 1997-2002 by LSI Logic Corporation. All rights reserved.
Bit 0 occurs on CDST0/CDST8 pin
Bit 0 occurs on CDST0/CDST8 pin
Table 29
MI Data Register 0-1 Register Definition
7
6
5
4
3
2
1
0
MDIO7
R/W
MDIO6
R/W
MDIO5
R/W
MDIO4
R/W
MDIO3
R/W
MDIO2
R/W
MDIO1
R/W
MDIO0
R/W
Bit
Symbol
Name
Definition
R/W
Def.
7
6
5
4
3
2
1
0
MDIO7
MDIO6
MDIO5
MDIO4
MDIO3
MDIO2
MDIO1
MDIO0
MDIO Data
These two registers contain the 16-bit data
portion of the 32-bit MI word that is either
written to or read from an external PHY over
the MDIO bidirectional I/O pin.
Bit 7 of Register 1 corresponds to the first
bit transmitted/received on MDIO of the
data word portion of the 32-bit MI word; bit
0 of Register 0 is the last bit
transmitted/received.
R/W
0
Table 30
Command/Status 0 Register Definition
7
6
5
4
3
2
1
0
MDCPER2
R/W
MDCPER1
R/W
MDCPER0
R/W
REGAD4
R/W
REGAD3
R/W
REGAD2
R/W
REGAD1
R/W
REGAD0
R/W
Bit
Symbol
Name
Definition
R/W
Def.
7
6
5
MDCPER2
MDCPER1
MDCPER0
MDC Clock
Period Select
These 3 bits determine the period of the
MDC clock to the external PHY according
to the formula:
MDC Period = (SCLK Period) x 2 x
(MDCPER[2:0] +1)
R/W
1
4
3
2
1
0
REGAD4
REGAD3
REGAD2
REGAD1
REGAD0
PHY Register
Address Select
These 5 bits contain the address of the
register to be accessed in the external
PHY. REGAD0 corresponds to the LSB of
the register address and is transmitted
last.
R/W
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L8560 | Low-Power SLIC with Ringing |
| L8567 | SLIC for Peoples Republic of China Applications |
| L8567-32PLCC | Telecommunication IC |
| L8567-44PLCC | Telecommunication IC |
| L8574D | CAP 15PF 50V 5% C0G SMD-0402 TR-7-PA SN100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L8446-04 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-06 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-07 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-41 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-42 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。