參數(shù)資料
型號(hào)： L80227
廠商： LSI CORP
元件分類(lèi)： 網(wǎng)絡(luò)接口
英文描述： 10BASE-T/100BASE-TX Ethernet Physical Layer Device (PHY)(10BASE-T/100BASE-TX 以太網(wǎng)物理層處理器)
中文描述： DATACOM, ETHERNET TRANSCEIVER, PQFP64
封裝： LQFP-64
文件頁(yè)數(shù)： 65/158頁(yè)
文件大?。?/td> 1084K
代理商： L80227
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)當(dāng)前第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
Draft 6/5/00
Controller Interface Signals (MII)
3-3
Copyright 1999 by LSI Logic Corporation. All rights reserved.
TPI+
Twisted-Pair Receive Input (Positive)
The TPI+ pin functions as the positive signal in the
twisted-pair input.
I
TPI-
Twisted-Pair Receive Input (Negative)
The TPI- pin functions as the negative signal in the
twisted-pair input.
I
3.2 Controller Interface Signals (MII)
CRS
Carrier Sense Output
The CRS output is asserted HIGH when valid data is
detected on the receive TP inputs. CRS is clocked out on
the falling edge of RX_CLK.
O
OSCIN
Clock Oscillator Input
There must be either a 25 MHz crystal between this pin
and GND or a 25 MHz clock applied to this pin. TX_CLK
output is generated from this input.
I
RX_CLK
Receive Clock Output
Receive data on RXD, RX_DV, and RX_ER is clocked out
to an external controller on the falling edge of RX_CLK.
O
RXD[3:0]
Receive Data Output
RXD[3:0] contain receive nibble data from the TP input,
and they are clocked out on the falling edge of RX_CLK.
O
RX_DV
Receive Data Valid Output
RX_DV is asserted HIGH when valid decoded data is
present on the RXD outputs. RX_DV is clocked out on the
falling edge of RX_CLK.
O
RX_EN
Receive Enable Input
When RX_EN is HIGH, all of the receive outputs
(RX_CLK, RXD[3:0], RX_DV, RX_ER, COL) are enabled.
I
When RX_EN is LOW, the outputs are in a
high-impedance state.
RXER
Receive Error Output
RXER is asserted HIGH when a coding error or other
specified errors are detected on the receive twisted-pair
inputs. The signal is clocked out on the falling edge of
RX_CLK.
O
相關(guān)PDF資料
PDF描述
L8050HPLT1 General Purpose Transistors NPN Silicon
L8050HPLT1G General Purpose Transistors NPN Silicon
L8050HQLT1 General Purpose Transistors NPN Silicon
L8050HQLT1G General Purpose Transistors NPN Silicon
L8050LT1 General Purpose Transistors NPN Silicon
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
L80227/B 制造商:LSI Corporation 功能描述: 制造商:LSI Corporation 功能描述:L80227/B
L80227/BI 制造商:LSI Corporation 功能描述:L80227/BI
L80227FR 制造商:LAUREL ELECTRONICS 功能描述:Laureate 1/8 DIN multi-function counter / timer, universal 85-264 Vac power, two
L80227-I 制造商:LSI Corporation 功能描述:STD CELL ASIC
L80227-I-LEADFREE 制造商:LSI Corporation 功能描述:796000124413
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*