- 您現在的位置：買賣IC網 > PDF目錄377599 > L80227 (LSI CORP) 10BASE-T/100BASE-TX Ethernet Physical Layer Device (PHY)(10BASE-T/100BASE-TX 以太網物理層處理器) PDF資料下載
參數資料
| 型號： | L80227 |
| 廠商： | LSI CORP |
| 元件分類： | 網絡接口 |
| 英文描述： | 10BASE-T/100BASE-TX Ethernet Physical Layer Device (PHY)(10BASE-T/100BASE-TX 以太網物理層處理器) |
| 中文描述： | DATACOM, ETHERNET TRANSCEIVER, PQFP64 |
| 封裝： | LQFP-64 |
| 文件頁數： | 56/158頁 |
| 文件大?。?/td> | 1084K |
| 代理商： | L80227 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁
Draft 6/5/00
2-36
Functional Description
Copyright 1999 by LSI Logic Corporation. All rights reserved.
When the premature end of packet condition is detected, the RX_ER
signal is asserted for the nibble associated with the first /I/ symbol
detected, then the CRS and RX_DV pins are deasserted.
2.5.2 10 Mbits/s
The end of packet for 10 Mbits/s mode is indicated with the SOI (Start
of Idle) pulse. The SOI pulse is a positive double wide pulse containing
a Manchester code violation inserted at the end of every packet.
The TP transmitter generates the transmit SOI pulse and inserts it at the
end of the data packet after TX_EN has been deasserted. The transmit
waveshaper shapes the transmitted SOI output pulse at the TP output to
meet the pulse template requirements specified in IEEE 802.3 Clause 14
and shown in
Figure 2.8
.
Figure 2.8
SOI Output Voltage Template - 10 Mbits/s
The TP receiver senses missing data transitions in order to detect the
receive SOI pulse. Once the SOI pulse is detected, data reception is
ended and the CRS and RX_DV pins are deasserted.
0 BT
4.5 BT
6.0 BT
+ 50 mV
50 mV
45.0 BT
4.5 BT
2.5 BT
3.1 V
0.25 BT
2.25 BT
585 mV
3.1 V
0.5 V/ns
585 mV sin (2
π
(t/1 BT))
0
≤
t
≤
0.25 BT and
225
≤
t
≤
2.5 BT
相關PDF資料 |
PDF描述 |
|---|---|
| L8050HPLT1 | General Purpose Transistors NPN Silicon |
| L8050HPLT1G | General Purpose Transistors NPN Silicon |
| L8050HQLT1 | General Purpose Transistors NPN Silicon |
| L8050HQLT1G | General Purpose Transistors NPN Silicon |
| L8050LT1 | General Purpose Transistors NPN Silicon |
相關代理商/技術參數 |
參數描述 |
|---|---|
| L80227/B | 制造商:LSI Corporation 功能描述: 制造商:LSI Corporation 功能描述:L80227/B |
| L80227/BI | 制造商:LSI Corporation 功能描述:L80227/BI |
| L80227FR | 制造商:LAUREL ELECTRONICS 功能描述:Laureate 1/8 DIN multi-function counter / timer, universal 85-264 Vac power, two |
| L80227-I | 制造商:LSI Corporation 功能描述:STD CELL ASIC |
| L80227-I-LEADFREE | 制造商:LSI Corporation 功能描述:796000124413 |
發(fā)布緊急采購，3分鐘左右您將得到回復。