- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30712 > L64007 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | L64007 |
| 廠商： | LSI CORP |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 21/166頁 |
| 文件大?。?/td> | 1015K |
| 代理商： | L64007 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
register
35 Wed May 28 17:37:25 1997
Draft 1/21/97
L64007 MPEG-2, DVB, JSAT Transport Demultiplexer Technical Manual
4-35
PRE.4 for Rev. D
Copyright 1997 by LSI Logic Corporation. All rights reserved.
RES
Reserved
[15:14], 1
These bits are reserved.
TR_MSB
Transfer Pointer MSB
[13:10]
This 4-bit eld is the 4 MSBs of the transfer pointer for
DRAM to DMA FIFO transfer mode (TR_SEL = 0). These
four bits, together with the 16 bits in the DPLR, form a
20-bit address register where the transfer operation will
start. After reset, this eld’s value is 0000.
TR_BLOCK
Transfer Block Size
[9:4]
This 6-bit parameter determines the transfer block size
through the DMA FIFO. All transfers, whether with the
host processor or the DMA controller, must be done on
the specied TR_BLOCK size.
After reset, the TR_BLOCK eld value is 100000.
TR_SEL
Transfer Select
3
When set to 1, this bit selects the PPU to be attached to
the DMA FIFO. In this mode, TR_DIR must be 0. When
reset to 0, it selects the DRAM to be connected to the
DMA FIFO. After reset, the bit is 0.
TR_DIR
Transfer Operation Direction
2
This bit determines the data transfer direction between
external host system and the internal DMA FIFO. When
set to 1, the DMA FIFO is in the write mode, and the
external host processor or DMA controller writes blocks
of data (in the size specied by the TR_BLOCK parame-
ter) to the DMA FIFO. When reset to 0, the DMA FIFO is
in read mode, and the external host processor or DMA
controller reads blocks of data (in the size specied by
the TR_BLOCK) from the DMA FIFO. After reset, the bit
is 0.
Bit Settings
Transfer Block Size (Words)
000000
Reserved. Do not set these bits to zero.
000001
1
000010
2
000011
3
.
1xxxxx
32
相關PDF資料 |
PDF描述 |
|---|---|
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
| L64020XQC | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發(fā)布緊急采購，3分鐘左右您將得到回復。