- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30712 > L64007 (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | L64007 |
| 廠商： | LSI CORP |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 141/166頁 |
| 文件大?。?/td> | 1015K |
| 代理商： | L64007 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁當(dāng)前第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
Draft 1/16/97
3-4
Signal Denitions
PRE.4 for Rev. D
Copyright 1997 by LSI Logic Corporation. All rights reserved.
UDS
Upper Byte Data Strobe
Input
When in a write bus cycle, a LOW-to-HIGH transition of
this input indicates that the upper byte data on D[15:8]
has been latched into the L64007 when accessing DRAM
(for register access, D[15:0] is used). When in a read bus
cycle, LOW-to-HIGH transition of this input indicates that
the host processor has latched the upper byte data on
D[15:8].
LDS
Lower Byte Data Strobe
Input
When in a write bus cycle, a LOW-to-HIGH transition of
this input indicates that the lower byte data on D[7:0] has
been latched into the L64007. When in a read bus cycle,
LOW-to-HIGH transition of this input indicates that the
host processor has latched the lower byte data on D[7:0].
DTACK
Data Acknowledge
Output
This active LOW and 3-state output signal is used to
acknowledge data transfer to and from the host processor
bus. It is output driven only when CS is asserted. DTACK
is asserted when the internal L64007 resource signals
that it is ready for the bus cycle to be completed. DTACK
stays LOW until the end of the bus cycle and after UDS,
LDS, and AS have been de-asserted.
INTR
Interrupt
Output
When an internal L64007 interrupt condition occurs, and
this open-drain output signal is unmasked, the INTR line
is driven LOW. When the appropriate internal interrupt
status register is read, the interrupt is cleared automati-
cally.
RESET
Reset
Input
Asserting this active LOW signal resets the L64007 to its
power-on state. To ensure a complete reset of the
L64007, the RESET pulse must be asserted for at least
two Master Clock cycles.
R/W
Read/Write
Input
When this signal is LOW, it indicates an attempt by the
external host processor to write to the L64007. The data
on D[15:0] is latched into the chip on the LOW-to-HIGH
transition of the UDS and LDS signals. When R/W is
HIGH, it indicates an attempt by the external host proces-
sor to read data from the L64007. The L64007 drives
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
| L64020XQC | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。