- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377001 > DSP56600 (飛思卡爾半導體(中國)有限公司) Implementing Viterbi Decoders Using the VSL Instruction on DSP Families PDF資料下載
參數(shù)資料
| 型號： | DSP56600 |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| 中文描述： | 維特比解碼器實現(xiàn)上使用DSP的家庭教學的VSL |
| 文件頁數(shù)： | 58/108頁 |
| 文件大?。?/td> | 726K |
| 代理商： | DSP56600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
4-10
Viterbi Decoder Implementation
For More Information On This Product,
Go to: www.freescale.com
Algorithmic Extensions
Collapsing the States
4.4
COLLAPSING THE STATES
For codes that 0 fill the encoder to create an end of data block, we can reduce the number
of cycles needed to finish the Viterbi decoder processing.
Example 4-4
assumes the coder
ends a block by 0 filling the encoder. For the decoder, this means that the last 5 inputs to
a block are known beforehand to take the upper state. There are two cycle-saving
consequences to this. First, we need not update the lower state in the butterflies. Second,
each of the last five inputs creates only half the number of states from the previous input.
For the last input, we update state 0 only, giving us a single starting point for traceback.
The code appears in
Example 4-4
.
;*****************************************************************
;
PreACSmacro
;
;
move#BRY,r2
;r2 points to branch metrics
mover5,r3
;save r5 to init r4 later
mover4,n3
;save r4 to init r5 later
movel:(r2)+,ba;get first branch metrics
movel:(r5)+,y ;load 1st metric/path pair
;
do n5,_P_NextStageupdate each state
add y,a
;update metric
add y,b l:(r5)+,y;updt met, ld nxt pair
vsl a,0,l:(r4)+;end top half
;
vsl b,1,l:(r4)+;end 2nd half
movel:(r2)+,ba;ld br met
_P_NextStage
moven5,b
;recall loop count
asl b
n3,r5
;mult it by 2
mover3,r4
moveb,n5
;storage for loop count
move#BRY,r2
;reinit branch ptr
endm
Example 4-3
Pre-ACS Macro (Continued)
F
Freescale Semiconductor, Inc.
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
| DSP56853FGE | 16-bit Digital Signal Controllers |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56600AD | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:INTERGRATED CELLULAR BASEBAND PROCESSOR DEVELOPMENT IC |
| DSP56600FM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-BIT DIGITAL SIGNAL PROCESSOR |
| DSP56602 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:16-Bit Digital Signal Processor User manual |
| DSP56602AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:16-Bit Digital Signal Processor User manual |
| DSP56602DS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56602 16-Bit Digital Signal Processor Datasheet |
發(fā)布緊急采購，3分鐘左右您將得到回復。