- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56366P (飛思卡爾半導(dǎo)體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56366P |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號(hào)處理器 |
| 文件頁數(shù)： | 48/110頁 |
| 文件大?。?/td> | 1273K |
| 代理商： | DSP56366P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
DSP56366 Technical Data, Rev. 3.1
3-22
Freescale Semiconductor
140
Column address valid to CAS assertion
t
ASC
T
C
4.0
4.3
—
ns
141
CAS assertion to column address not valid
t
CAH
3.5
×
T
C
4.0
25.2
—
ns
142
Last column address valid to RAS deassertion
t
RAL
5
×
T
C
4.0
37.7
—
ns
143
WR deassertion to CAS assertion
t
RCS
1.25
×
T
C
4.0
6.4
—
ns
144
CAS deassertion to WR assertion
t
RCH
1.25
×
T
C
4.0
6.4
—
ns
145
CAS assertion to WR deassertion
t
WCH
3.25
×
T
C
4.2
22.9
—
ns
146
WR assertion pulse width
t
WP
4.5
×
T
C
4.5
33.0
—
ns
147
Last WR assertion to RAS deassertion
t
RWL
4.75
×
T
C
4.3
35.3
—
ns
148
WR assertion to CAS deassertion
t
CWL
3.75
×
T
C
4.3
26.9
—
ns
149
Data valid to CAS assertion (write)
t
DS
0.5
×
T
C
4.0
0.2
—
ns
150
CAS assertion to data not valid (write)
t
DH
3.5
×
T
C
4.0
25.2
—
ns
151
WR assertion to CAS assertion
t
WCS
1.25
×
T
C
4.3
6.1
—
ns
152
Last RD assertion to RAS deassertion
t
ROH
4.5
×
T
C
4.0
33.5
—
ns
153
RD assertion to data valid
t
GA
3.25
×
T
C
7.0
—
20.1
ns
154
RD deassertion to data not valid
6
t
GZ
0.0
—
ns
155
WR assertion to data active
0.75
×
T
C
0.3
5.9
—
ns
156
WR deassertion to data high impedance
0.25
×
T
C
—
2.1
ns
1
The number of wait states for Page mode access is specified in the DCR.
2
The refresh period is specified in the DCR.
3
The asynchronous delays specified in the expressions are valid for
DSP56366
.
4
All the timings are calculated for the worst case. Some of the timings are better for specific cases (e.g., t
PC
equals 3
×
T
C
for
read-after-read or write-after-write sequences).
5
BRW[1:0] (DRAM control register bits) defines the number of wait states that should be inserted in each DRAM out-of-page
access.
6
RD deassertion will always occur after CAS deassertion; therefore, the restricted timing is t
OFF
and not t
GZ
.
Table 3-12 DRAM Page Mode Timings, Four Wait States
1, 2, 3
(continued)
No.
Characteristics
Symbol
Expression
4
Min
Max
Unit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56366UM | 24-Bit Audio Digital Signal Processor |
| DSP56367P | 24-Bit Audio Digital Signal Processor |
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56366UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56367 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| DSP56367P | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56367UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。
