- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56364P (飛思卡爾半導體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56364P |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 60/148頁 |
| 文件大?。?/td> | 1204K |
| 代理商： | DSP56364P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
Serial Host Interface (SHI) I
2
C Protocol Timing
DSP56364 Technical Data, Rev. 4
3-44
Freescale Semiconductor
3.12
Serial Host Interface (SHI) I
2
C Protocol Timing
Table 3-18 SHI I
2
C Protocol Timing
Standard I
2
C
1
No.
Characteristics
Symbol/
Expression
Standard-Mode
Fast-Mode
Unit
Min
Max
Min
Max
Tolerable spike width on SCL or SDA
—
Filters bypassed
—
0
—
0
ns
Narrow filters enabled
—
50
—
50
ns
Wide filters enabled
—
100
—
100
ns
171 SCL clock frequency
F
SCL
—
100
—
400
kHz
172 Bus free time
T
BUF
4.7
—
1.3
—
μ
s
173 Start condition set-up time
T
SU;STA
4.7
—
0.6
—
μ
s
174 Start condition hold time
T
HD;STA
4.0
—
0.6
—
μ
s
175 SCL low period
T
LOW
4.7
—
1.3
—
μ
s
176 SCL high period
T
HIGH
4.0
—
1.3
—
μ
s
177 SCL and SDA rise time
T
R
—
1000
20 + 0.1
×
C
b
300
ns
178 SCL and SDA fall time
T
F
—
300
20 + 0.1
×
C
b
300
ns
179 Data set-up time
T
SU;DAT
250
—
100
—
ns
180 Data hold time
T
HD;DAT
0.0
—
0.0
0.9
μ
s
181 Stop condition set-up time
T
SU;STO
4.0
—
0.6
—
μ
s
182 Capacitive load for each line
C
b
—
400
—
400
pF
183 DSP clock frequency
F
DSP
Filters bypassed
10.6
—
28.5
—
MHz
Narrow filters enabled
11.8
—
39.7
—
MHz
Wide filters enabled
13.1
—
61.0
—
MHz
184 HREQ in deassertion to last SCL edge
(HREQ in set-up time)
t
SU;RQI
0.0
—
0.0
—
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56366P | 24-Bit Audio Digital Signal Processor |
| DSP56366UM | 24-Bit Audio Digital Signal Processor |
| DSP56367P | 24-Bit Audio Digital Signal Processor |
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56364UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56364 24-Bit Digital Signal Processor User＇s Manual |
| DSP56366 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56366 24-Bit Audio Digital Signal Processor |
| DSP56366P | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56366UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56367 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
發(fā)布緊急采購，3分鐘左右您將得到回復。