- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56364P (飛思卡爾半導(dǎo)體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56364P |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 45/148頁 |
| 文件大?。?/td> | 1204K |
| 代理商： | DSP56364P |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
External Memory Expansion Port (Port A)
DSP56364 Technical Data, Rev. 4
Freescale Semiconductor
3-29
188
WR assertion to CAS assertion
t
WCS
3
×
T
C
4.3
145.7
—
95.7
—
ns
189
CAS assertion to RAS assertion
(refresh)
t
CSR
0.5
×
T
C
4.0
21.0
—
12.7
—
ns
190
RAS deassertion to CAS assertion
(refresh)
t
RPC
1.25
×
T
C
4.0
58.5
—
37.7
—
ns
191
RD assertion to RAS deassertion
t
ROH
4.5
×
T
C
4.0
221.0
—
146.0
—
ns
192
RD assertion to data valid
t
GA
4
×
T
C
7.5
—
192.5
—
125.8
ns
193
RD deassertion to data not valid
3
t
GZ
0.0
—
0.0
—
ns
194
WR assertion to data active
0.75
×
T
C
0.3
37.2
—
24.7
—
ns
195
WR deassertion to data high
impedance
0.25
×
T
C
—
12.5
—
8.3
ns
1
The number of wait states for out of page access is specified in the DCR.
2
The refresh period is specified in the DCR.
3
RD deassertion will always occur after CAS deassertion; therefore, the restricted timing is t
OFF
and not t
GZ
.
4
Reduced DSP clock speed allows use of DRAM out-of-page access with four Wait states (See
Figure 3-17
).
Table 3-14 DRAM Out-of-Page and Refresh Timings, Eight Wait States
1, 2
No.
Characteristics
3
Symbol
Expression
4
66 MHz
80 MHz
Unit
Min
Max
Min
Max
157
Random read or write cycle time
t
RC
9
×
T
C
136.4
—
112.5
—
ns
158
RAS assertion to data valid (read)
t
RAC
4.75
×
T
C
7.5
—
64.5
—
—
ns
4.75
×
T
C
6.5
—
—
—
52.9
ns
159
CAS assertion to data valid (read)
t
CAC
2.25
×
T
C
7.5
—
26.6
—
—
ns
2.25
×
T
C
6.5
—
—
—
21.6
ns
160
Column address valid to data valid
(read)
t
AA
3
×
T
C
7.5
—
40.0
—
—
ns
3
×
T
C
6.5
—
—
—
31.0
ns
161
CAS deassertion to data not valid
(read hold time)
t
OFF
0.0
—
0.0
—
ns
162
RAS deassertion to RAS assertion
t
RP
3.25
×
T
C
4.0
45.2
—
36.6
—
ns
163
RAS assertion pulse width
t
RAS
5.75
×
T
C
4.0
83.1
—
67.9
—
ns
Table 3-13 DRAM Out-of-Page and Refresh Timings, Four Wait States
1, 2
(continued)
No.
Characteristics
3
Symbol
Expression
20 MHz
4
30 MHz
4
Unit
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56366P | 24-Bit Audio Digital Signal Processor |
| DSP56366UM | 24-Bit Audio Digital Signal Processor |
| DSP56367P | 24-Bit Audio Digital Signal Processor |
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56364UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56364 24-Bit Digital Signal Processor User＇s Manual |
| DSP56366 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56366 24-Bit Audio Digital Signal Processor |
| DSP56366P | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56366UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56367 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。