- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378055 > PM7329 (PMC-Sierra, Inc.) ATM TRAFFIC MANAGER AND SWITCH PDF資料下載
參數(shù)資料
| 型號： | PM7329 |
| 廠商： | PMC-Sierra, Inc. |
| 英文描述： | ATM TRAFFIC MANAGER AND SWITCH |
| 中文描述： | ATM流量管理器和開關(guān) |
| 文件頁數(shù)： | 59/232頁 |
| 文件大?。?/td> | 1585K |
| 代理商： | PM7329 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁
PM7329 S/UNI-APEX-1K800
DATASHEET
PMC-2010141
ISSUE 2
ATM TRAFFIC MANAGER AND SWITCH
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
45
Pin Name
Type
Pin
No.
Function
SYSCLK
Input
B12
System Clock.
This clock is the master clock for the
S/UNI-APEX-1K800 device. All non-Any-PHY or
microprocessor interface related internal
synchronous logic is timed to this signal. SYSCLK
must cycle at a 80 MHz or lower instantaneous rate.
External SSRAM and SDRAM devices share this
clock and must have clocks aligned within 0.2ns
skew of the clock seen by the S/UNI-APEX-1K800
device.
This clock must be stable prior to deasserting RSTB
0->1.
NC
AB4
AC5
AB23
E23
D22
D5
E24
No Connect.
These balls are not connected to the
die.
9.9 JTAG & Scan Interface (7 Signals)
Pin Name
Type
Pin
No.
Function
TCK
Input
AD1
Test Clock.
This signal provides timing for test
operations that are carried out using the IEEE
P1149.1 test access port.
TMS
Input
AC2
Test Mode Select.
This signal controls the test
operations that are carried out using the IEEE
P1149.1 test access port. TMS is sampled on the
rising edge of TCK. TMS has an integral pull-up
resistor.
TDI
Input
AB3
Test Data Input.
This signal carries test data into
the S/UNI-APEX-1K800 via the IEEE P1149.1 test
access port. TDI is sampled on the rising edge of
TCK. TDI has an integral pull-up resistor.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7339 | Quad Cell Delineation Block Device |
| PM7340 | S/UNI INVERSE MULTIPLEXING FOR ATM, 8 LINKS |
| PM7340-PI | SCREW,WING |
| PM7341 | S/UNI INVERSE MULTIPLEXING FOR ATM, 84 LINKS |
| PM7342 | 32 Link Inverse Multiplexer for ATM (IMA) / UNI PHY |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7329-BI | 制造商:PMC 制造商全稱:PMC 功能描述:ATM TRAFFIC MANAGER AND SWITCH |
| PM733 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PM7339 | 制造商:PMC 制造商全稱:PMC 功能描述:SATURN USER NETWORK INTERFACE CELL DELINEATION BLOCK |
發(fā)布緊急采購，3分鐘左右您將得到回復。