- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368040 > PLB2224 24+2G Switch On a Chip with Embedded Memory PDF資料下載
參數(shù)資料
| 型號： | PLB2224 |
| 英文描述： | 24+2G Switch On a Chip with Embedded Memory |
| 中文描述： | 24第二代開關(guān)與嵌入式內(nèi)存芯片 |
| 文件頁數(shù)： | 42/219頁 |
| 文件大?。?/td> | 2975K |
| 代理商： | PLB2224 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當(dāng)前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁
GREEN
PLB 2224
Functional Description
Data Sheet
42
2002-06-03
bytes from the EDRAM. The information about packet length and starting EDRAM
number is obtained from the packet header (PBH). The packet data is assembled and
forwarded to the MAC Tx block for the actual transmission.
In full duplex mode, the MAC Tx block works by altering the transmission behavior based
on the reception of any PAUSE frames on MAC Rx. The MAC Tx block also sends out
PAUSE frames to activate flow control if requested by MAC Rx. Refer to the section on
Flow Control (
Page 52
) for more details. For packets generated by the CPU, Port Tx
calculates the CRC before forwarding the data to the MAC Tx.
MAC Tx block generates the preamble, serializes the data and sends the packet to the
PHY device.
3.3.4.1
Packet Queuing and Port Queues
The PLB 2224 supports two priorities per port. The priority for the packet is determined
either by the ingress port priority or the results of the MA Table lookup. See the section
on Packet Prioritization (
Page 52
) for more details. Each port maintains two queues for
packet transmission – HIGH and LOW priority queue. The switch controller modifies the
packet buffer link list to append the packet to the appropriate queue of all the destination
ports for the packet.
The fixed-size, 256 entry Broadcast Table, (BcastT), allows each port to have a
maximum of 256 multiple destination packets in the Tx queue at any one time. A new
multiple destination packet that is to be transmitted from the port that has reached this
limit is dropped. When the priority feature is enabled, the BcastT is split in half, allowing
the HIGH and LOW priority queues to have a maximum of 128 multiple destination
packets. The maximum number of total (i.e., unicast and multiple destination) packets in
the HIGH and LOW priority queues is determined by the watermarks, as described in the
section on Flow Control (
Page 52
).
3.3.4.2
Packet Scheduling
The PLB 2224 uses Weighted Fair Queuing (WFQ) for transmitting packets that are in
the port queues. Setting the bandwidth_ratio[2:0] bits appropriately configures the
relative weights. The TxHQ to TxLQ bandwidth ratio can vary from 1:0 (i.e., TxLQ can
send a packet only when the TxHQ is empty), to 1:1 (i.e., about equal access for the two
queues). Refer to
“Chip Configuration Register” on Page 141
for more details.
3.3.5
Packet & Queue Manager (PQC)
The Packet manager maintains free packet buffers (pb) It allocates packet buffer to Rx
for incoming packets. It stores service count(a packet may be forwarded to more than 1
destination ports) in case of Broadcasts/Multicasts. It de-allocates the Packet Buffer if it
decides to drop the packet. Packet drop decisions are based on error,control information
from ARL& Switch Configuration Registers.It de-allocates Packet buffer or decrement
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PLBYTEBLASTERCABLE | 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SO; No of Pins: 8; Temperature Range: -40°C to +85°C |
| PLC01-6 | 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SSOP; No of Pins: 16; Temperature Range: 0°C to +70°C |
| PLC03-6 | 500mA, 200MHz xDSL Line Driver in 16-Lead SSOP Package; Package: SSOP; No of Pins: 16; Temperature Range: -40°C to +85°C |
| LCO3-6 | Direct ProTek Replacement:PLC03-6 |
| PLC16V8H35N | Dual 500mA, Differential xDSL Line Driver in 28-Lead TSSOP Package; Package: TSSOP; No of Pins: 28; Temperature Range: 0°C to +70°C |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PLB2224EV1.3 | 制造商:Rochester Electronics LLC 功能描述: |
| PLB24 | 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2) , 2400mm wide, Steel |
| P-LB24 | 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2) |
| PLB2800 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Configurable Ethernet Switch-on-a-Chip |
| PLB2S-C | 功能描述:電纜束帶 Double Loop Tie 7.6"L (193mm) Std RoHS:否 制造商:Phoenix Contact 產(chǎn)品:Cable Tie Mounts 類型:Adhesive 顏色:Black 材料:Acrylonitrile Butadiene Styrene (ABS) 長度:19 mm 寬度:19 mm 抗拉強度: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。