參數(shù)資料
型號: PLB2224
英文描述: 24+2G Switch On a Chip with Embedded Memory
中文描述: 24第二代開關(guān)與嵌入式內(nèi)存芯片
文件頁數(shù): 135/219頁
文件大?。?/td> 2975K
代理商: PLB2224
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當(dāng)前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁
GREEN
PLB 2224
Register Description
Data Sheet
135
2002-06-03
tfbbc
This optional read-only bit indicates whether or not the target is capable of accepting fast
back-to-back transactions when the transactions are not to the same agent.
0: PLB 2224 does not accept fast back-to-back transactions
1: PLB 2224 does accept fast back-to-back transactions.
dev66
This optional read-only bit indicates whether or not this device is capable of running at
66 MHz.
0: 33 MHz only
1: 66 MHz capable
mfbbc
This optional read/write bit controls whether or not a master can do fast back-to-back
transactions to different devices. Initialization software will set the bit if all targets are fast
back-to-back capable.
1. Fast back-to-back transactions are only allowed to the same agent.
2. Master is allowed to generate fast back-to-back transactions to different agents.
This bit is hardwired to 0 as PLB 2224 does not work as a PCI master.
serr_en
This bit is enable parity error to be reported on SERR# pin.
0: Disable the SERR#
1: Enable the SERR#
wait
This bit controls whether or not a device does address/data stepping.
0: Devices that never do stepping.
1: Devices that always do.
Devices that can do either, must make this bit read/write and have it initialize to 1 after
reset. This bit is hardwired to 0 in PLB 2224 does not support address stepping.
peresp
This bit enables the device’s response to parity errors.
0: Disable parity error reporting
1: Enable parity error reporting.
相關(guān)PDF資料
PDF描述
PLBYTEBLASTERCABLE 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SO; No of Pins: 8; Temperature Range: -40°C to +85°C
PLC01-6 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SSOP; No of Pins: 16; Temperature Range: 0°C to +70°C
PLC03-6 500mA, 200MHz xDSL Line Driver in 16-Lead SSOP Package; Package: SSOP; No of Pins: 16; Temperature Range: -40°C to +85°C
LCO3-6 Direct ProTek Replacement:PLC03-6
PLC16V8H35N Dual 500mA, Differential xDSL Line Driver in 28-Lead TSSOP Package; Package: TSSOP; No of Pins: 28; Temperature Range: 0°C to +70°C
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PLB2224EV1.3 制造商:Rochester Electronics LLC 功能描述:
PLB24 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2) , 2400mm wide, Steel
P-LB24 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2)
PLB2800 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Configurable Ethernet Switch-on-a-Chip
PLB2S-C 功能描述:電纜束帶 Double Loop Tie 7.6"L (193mm) Std RoHS:否 制造商:Phoenix Contact 產(chǎn)品:Cable Tie Mounts 類型:Adhesive 顏色:Black 材料:Acrylonitrile Butadiene Styrene (ABS) 長度:19 mm 寬度:19 mm 抗拉強度: