參數(shù)資料
型號： NS32FV16-25
廠商： NATIONAL SEMICONDUCTOR CORP
元件分類： 數(shù)字信號處理
英文描述： Advanced Imaging/Communication Signal Processors
中文描述： 16-BIT, 50 MHz, MIXED DSP, PQCC68
封裝： PLASTIC, LCC-68
文件頁數(shù)： 4/102頁
文件大?。?/td> 1053K
代理商： NS32FV16-25
List of Figures
(Continued)
FIGURE 2-27. TBITS Instruction Formatààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà24
FIGURE 2-28. SBITS Instruction Format àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà25
FIGURE 2-29. SBITPS Instruction Format ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà25
FIGURE 2-30. Bus Activity for a Simple BITBLT Operationààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà25
FIGURE 3-1.
Operating Statesàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà26
FIGURE 3-2.
Slave Processor Protocol àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà28
FIGURE 3-3.
Slave Processor Status Wordààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà29
FIGURE 3-4.
Interrupt Dispatch and Cascade Tables àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà30
FIGURE 3-5.
Exception Acknowledge Sequence: Direct-Exception Mode Disabled àààààààààààààààààààààààààààààààààààà31
FIGURE 3-6.
Exception Acknowledge Sequence: Direct-Exception Mode Enabledààààààààààààààààààààààààààààààààààààà32
FIGURE 3-7.
Return from Trap (RETTn) Instruction Flow: Direct-Exception Mode Disabled ààààààààààààààààààààààààààààà33
FIGURE 3-8.
Return from Interrupt (RETI) Instruction Flow: Direct-Exception Mode Disabledàààààààààààààààààààààààààààà34
FIGURE 3-9.
Interrupt Control Unit Connections (16 Levels) àààààààààààààààààààààààààààààààààààààààààààààààààààààààà35
FIGURE 3-10. Cascaded Interrupt Control Unit Connections ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà36
FIGURE 3-11. Exception Processing Flowchart àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà38
FIGURE 3-12. Service Sequenceààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà39
FIGURE 3-13. DSP Module Block Diagram àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà55
FIGURE 3-14. Power and Ground Connectionsààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà56
FIGURE 3-15. Crystal InterconnectionsD30 MHz àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà56
FIGURE 3-16. Crystal InterconnectionsD40 MHz, 50 MHzààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà56
FIGURE 3-17. Recommended Reset Connectionsàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà56
FIGURE 3-18. Power-On Reset Requirements ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà57
FIGURE 3-19. General Reset Timingàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà57
FIGURE 3-20. Bus Connectionsàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà59
FIGURE 3-21. Read Cycle Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà60
FIGURE 3-22. Write Cycle Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà61
FIGURE 3-23. Cycle Extension of a Read Cycle àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà63
FIGURE 3-24. Special Bus Cycle Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà65
FIGURE 3-25. Slave Processor Read Cycleàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà66
FIGURE 3-26. Slave Processor Write Cycleàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà67
FIGURE 3-27. NS32FX164 and FPU Interconnections àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà67
FIGURE 3-28. Memory Interface ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà67
FIGURE 3-29. HOLD Timing (Bus Initially Idle) ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà69
FIGURE 3-30. HOLD Timing (Bus Initially Not Idle)àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà70
FIGURE 4-1.
Connection Diagramààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà73
FIGURE 4-2.
Output Signals Specification Standard ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà74
FIGURE 4-3a. Input Signals Specification Standardààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà74
FIGURE 4-3b. RSTI, INT, NMI Hysteresisàààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà74
FIGURE 4-4.
Read Cycleààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà79
FIGURE 4-5.
Write Cycleààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà80
FIGURE 4-6.
Special Bus Cycle ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà81
FIGURE 4-7.
HOLD Acknowledge Timing (Bus Initially Not Idle) ààààààààààààààààààààààààààààààààààààààààààààààààààààà82
FIGURE 4-8.
HOLD Timing (Bus Initially Idle) ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà83
FIGURE 4-9.
External DMA Controller Bus Cycle àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà84
FIGURE 4-10. Slave Processor Write Timingààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà85
FIGURE 4-11. Slave Processor Read Timingààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà85
FIGURE 4-12. SPC Timing àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà85
FIGURE 4-13. PFS Signal Timingààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà86
FIGURE 4-14. ILO Signal Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà86
FIGURE 4-15. Clock Waveforms ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà86
FIGURE 4-16. INT Signal Timing ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà87
4
相關(guān)PDF資料
PDF描述
NS32FX164-25 Advanced Imaging/Communication Signal Processors(高級圖象/通訊信號處理器)
NS32FX161-15 Advanced Imaging/Communication Signal Processors(高級圖象/通訊信號處理器)
NS32FX161-20 Advanced Imaging/Communication Signal Processors(高級圖象/通訊信號處理器)
NS32FX164V-15 Advanced Imaging/Communication Signal Processors
NS32FX164V-20 Advanced Imaging/Communication Signal Processors
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
NS32FX100 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
NS32FX100-15 制造商:NSC 制造商全稱:National Semiconductor 功能描述:System Controller
NS32FX100VF 制造商:NSC 制造商全稱:National Semiconductor 功能描述:System Controller
NS32FX16 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
NS32FX161 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*