- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69028 > MCC68HC711D3 (MOTOROLA INC) 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC PDF資料下載
參數(shù)資料
| 型號： | MCC68HC711D3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC |
| 封裝： | DIE |
| 文件頁數(shù)： | 119/157頁 |
| 文件大?。?/td> | 2252K |
| 代理商： | MCC68HC711D3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁當前第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁
Resets, Interrupts, and Low-Power Modes
Data Sheet
MC68HC711D3 — Rev. 2
64
Resets, Interrupts, and Low-Power Modes
MOTOROLA
IRVNE — Internal Read Visibility/Not E
This bit may be read at any time. It may be written once in any mode. IRVNE is
set during reset in special test mode only, and cleared by reset in the other
modes.
1 = Data from internal reads is driven out on the external data bus in
expanded modes.
0 = Data from internal reads is not visible on the external data bus.
As shown in the table, in single-chip and bootstrap modes IRVNE determines
whether the E clock is driven out or forced low.
1 = E pin driven low
0 = E clock driven out of the chip
NOTE:
To prevent bus conflicts, when using internal read visibility, the user must disable
all external devices from driving the data bus during any internal access.
PSEL3–PSEL0 — Priority Selects
These four bits are used to specify one I bit related interrupt source, which then
becomes the highest priority I bit related interrupt source. These bits may be
written only while the I bit in the CCR is set, inhibiting I bit related interrupts. An
interpretation of the value of these bits is shown in Table 4-4.
During reset, PSEL3–PSEL0 are initialized to 0101, which corresponds to
reserved (default to IRQ). IRQ becomes the highest priority I bit related interrupt
source.
Mode
IRVNE
Out
of Reset
E Clock
Out
of Reset
IRV
Out
of Reset
IRVNE
Affects
Only
IRVNE
May
be Written
Single chip
0
On
Off
E
Once
Expanded multiplexed
0
On
Off
IRV
Once
Bootstrap
0
On
Off
E
Once
Special test
1
On
IRV
Once
Table 4-4. Highest Priority Interrupt Selection
PSEL3–PSEL0
Interrupt Source Promoted
0 0 0 0
Timer overflow
0 0 0 1
Pulse accumulator overflow
0 0 1 0
Pulse accumulator input edge
0 0 1 1
SPI serial transfer complete
0 1 0 0
SCI serial system
0 1 0 1
Reserved (default to IRQ)
0 1 1 0
IRQ (external pin)
0 1 1 1
Real-time interrupt
1 0 0 0
Timer input capture 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC711D3MP2 | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PDIP40 |
| MC68HC711D3S | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP40 |
| MC68HC711D3FN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC68HC711G5CFN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
| MC68HC11G7CFN | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCC68HRC705JP7 | 制造商:Motorola Inc 功能描述: |
| MCC6M10 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M10 STUD |
| MCC6M3 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M3 STUD |
| MCC6M3.5 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM 3.5 STUD |
| MCC6M4 | 制造商:Thomas & Betts 功能描述:METRIC CONNECTOR 6SQMM M4 STUD |
發(fā)布緊急采購，3分鐘左右您將得到回復。