- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69028 > MCC68HC711D3 (MOTOROLA INC) 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC PDF資料下載
參數(shù)資料
| 型號(hào)： | MCC68HC711D3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, UUC |
| 封裝： | DIE |
| 文件頁數(shù)： | 106/157頁 |
| 文件大?。?/td> | 2252K |
| 代理商： | MCC68HC711D3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁當(dāng)前第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁
Resets, Interrupts, and Low-Power Modes
Data Sheet
MC68HC711D3 — Rev. 2
52
Resets, Interrupts, and Low-Power Modes
MOTOROLA
4.2.3 Computer Operating Properly (COP) Reset
The MCU contains a watchdog timer that automatically times out unless it is
serviced within a specific time by a program reset sequence. If the COP watchdog
timer is allowed to timeout, a reset is generated, which drives the RESET pin low
to reset the MCU and the external system.
In the MC68HC711D3, the COP reset function is enabled out of reset in normal
modes. If the user does not want the COP enabled, he must write a 1 to the
NOCOP bit of the configuration control register (CONFIG) after reset. This bit is
writable only once after reset in normal modes (see 2.3.3 Configuration Control
Register for more information). Protected control bits (CR1 and CR0) in the
configuration options register (OPTION) allow the user to select one of the four
COP timeout rates. Table 4-1 shows the relationship between CR1 and CR0 and
the COP timeout period for various system clock frequencies.
The sequence for resetting the watchdog timer is:
1.
Write $55 to the COP reset register (COPRST) to arm the COP timer
clearing mechanism.
2.
Write $AA to the COPRST register to clear the COP timer
Both writes must occur in this sequence prior to the timeout, but any number of
instructions can be executed between the two writes.
Table 4-1. COP Time Out Periods
CR0 CR1
E
÷ 215
Divided
By
XTAL = 223
Time Out
–0/+15.6 ms
XTAL =
8.0 MHz
Time Out
–0/+16.4 ms
XTAL =
4.9152 MHz
Time Out
–0/+26.7 ms
XTAL =
4.0 MHz
Time Out
–0/+32.8 ms
XTAL =
3.6864 MHz
Time Out
–0/+35.6 ms
0
1
15.625 ms
16.384 ms
26.667 ms
32.768 ms
35.556 ms
0
1
4
62.5 ms
65.536 ms
106.67 ms
131.07 ms
142.22 ms
1
0
16
250 ms
262.14 ms
426.67 ms
524.29 ms
568.89 ms
1
64
1 sec
1.049 sec
1.707 sec
2.1 sec
2.276 ms
E =
2.1 MHz
2.0 MHz
1.2288 MHz
1.0 MHz
921.6 kHz
Address:
$003A
Bit 7
654321
Bit 0
Read:
Bit 7Bit 6Bit 5Bit 4Bit 3Bit 2Bit 1Bit 0
Write:
Reset:
00000000
Figure 4-1. Arm/Reset COP Timer Circuitry Register (COPRST)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC711D3MP2 | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PDIP40 |
| MC68HC711D3S | 8-BIT, UVPROM, 2.1 MHz, MICROCONTROLLER, CDIP40 |
| MC68HC711D3FN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC68HC711G5CFN | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
| MC68HC11G7CFN | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC84 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCC68HRC705JP7 | 制造商:Motorola Inc 功能描述: |
| MCC6M10 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M10 STUD |
| MCC6M3 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM M3 STUD |
| MCC6M3.5 | 制造商:Thomas & Betts 功能描述:METRIC CU CONNECTOR 6SQMM 3.5 STUD |
| MCC6M4 | 制造商:Thomas & Betts 功能描述:METRIC CONNECTOR 6SQMM M4 STUD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。