- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370212 > FMMT560A PDF資料下載
參數(shù)資料
| 型號(hào)： | FMMT560A |
| 文件頁數(shù)： | 92/247頁 |
| 文件大?。?/td> | 2493K |
| 代理商： | FMMT560A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當(dāng)前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁
F
7
www.fairchildsemi.com
FM93C86A Rev. A
Functional Description
(Continued)
Erase/Write Disable (EWDS)
To protect against accidental data overwrites, the Erase/Write
Disable (EWDS) instruction disables all programming modes and
should follow all programming operations. Execution of a READ
instruction is independent of both the EWEN and EWDS instruc-
tions.
Erase (ERASE)
The ERASE instruction will program all bits in the specified
register to the logical
“
1
”
state. The self-timed programming cycle
is initiated on the rising edge of the SK clock as the last address
bit (A0) is clocked in. At this point CS, SK and DI become don
’
t care
states. After starting an Erase cycle the DO pin indicates the
READY/BUSY status of the chip if CS is held
“
high
”
. DO = logical
“
0
”
indicates that programming is still in progress. DO = logical
“
1
”
indicates that the register, at the address specified in the instruc-
tion, has been erased.
Write (WRITE)
The WRITE instruction is followed by 16 bits of data (or 8 bits of
data when using the FM93C86A in the x8 organization) to be
written into the specified address. Note that if the CS is brought
“
low
”
before clocking in all of the data bits, then the WRITE
instruction will be aborted. The self-timed programming cycle is
initiated on the rising edge of the SK clock as the last data bit (D0)
is clocked in. At this point, CS, SK and DI become don
’
t care
states. No separate ERASE cycle is required before a WRITE
instruction.
As in the ERASE instruction, after starting a WRITE cycle, the DO
pin indicates the READY/BUSY status of the chip if CS is held
“
high
”
. DO = logical
“
0
”
indicates that programming is still in
progress. DO = logical
“
1
”
indicates that the register, at the
address specified in the instruction, has been written and that the
part is ready for another instruction.
Erase All (ERAL)
The ERAL instruction will simultaneously program all registers in
the memory array to the logical
“
1
”
state.
Write All (WRAL)
The WRAL instruction will simultaneously program all registers
with the data pattern specified in the instruction.
Timing Diagrams for the FM93C86A
Synchronous Data Timing
DS800031-3
STATUS VALID
V
IH
V
IL
CS
V
IH
V
IL
SK
V
IH
V
IL
DI
V
OH
V
OL
DO (READ)
V
OH
V
OL
DO (PROGRAM)
t
CSS
t
SKS
t
DIS
t
DIH
t
PD
t
DH
t
DF
t
DF
t
DH
t
SV
t
SKH
t
SKL
t
CSH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FMMT92CSM | General Purpose PNP Transistor In a Hermetically Sealed Ceramic Surface Mount Package(通用PNP晶體管( 陶瓷表貼封裝)) |
| FMMT92CSM | GENERAL PURPOSE PNP TRANSISTOR IN A HERMETICALLY SEALED CERAMIC SURFACE MOUNT PACKAGE |
| FMN1.1 | TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | CHIP |
| FMN1.2 | TRANSISTOR | MOSFET | N-CHANNEL | 33V V(BR)DSS | CHIP |
| FMN35.3 | TRANSISTOR | MOSFET | N-CHANNEL | 33V V(BR)DSS | CHIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FMMT560TA | 功能描述:兩極晶體管 - BJT PNP High V 500V RoHS:否 制造商:STMicroelectronics 配置: 晶體管極性:PNP 集電極—基極電壓 VCBO: 集電極—發(fā)射極最大電壓 VCEO:- 40 V 發(fā)射極 - 基極電壓 VEBO:- 6 V 集電極—射極飽和電壓: 最大直流電集電極電流: 增益帶寬產(chǎn)品fT: 直流集電極/Base Gain hfe Min:100 A 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PowerFLAT 2 x 2 |
| FMMT560TC | 功能描述:兩極晶體管 - BJT PNP HighV 500V RoHS:否 制造商:STMicroelectronics 配置: 晶體管極性:PNP 集電極—基極電壓 VCBO: 集電極—發(fā)射極最大電壓 VCEO:- 40 V 發(fā)射極 - 基極電壓 VEBO:- 6 V 集電極—射極飽和電壓: 最大直流電集電極電流: 增益帶寬產(chǎn)品fT: 直流集電極/Base Gain hfe Min:100 A 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PowerFLAT 2 x 2 |
| FMMT576 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| FMMT589 | 制造商:Diodes Incorporated 功能描述:TRANSISTOR PNP SOT-23 |
| FMMT589 | 制造商:Diodes Incorporated 功能描述:TRANSISTOR PNP SOT-23 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。