參數(shù)資料
型號(hào): FMMT560A
文件頁數(shù): 238/247頁
文件大小: 2493K
代理商: FMMT560A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁當(dāng)前第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁
FMS2701
PRODUCT SPECIFICATION
15
P
Note that setting the INT output by exceeding a temperature
limit is an edge-driven event. Only when the temperature
actually crosses the limit boundary does INT\ transition LOW.
An example of interrupts caused by a series of temperature,
T transitions across temperature limits is shown in Figure 10.
Temperature limits are fixed for the first series of temperature
excursions. Then, for the second series, following the THI1
violation, the THI limit is raised from THI1 to THI2. If THI
is reprogrammed from a value above T to a value below THI,
then an interrupt is generated. INT is cleared by reading the
Interrupt Status Register (ISRread).
Figure 10. Profile of Temperature Driven Interrupts
INT
T
T
HI1
T
HI2
T
HI3
T
LO1
T
LO2
ISRread
ATV and RTV bits operate in conjunction with the INT
output and Interrupt status Register as follows:
1.
When the temperature exceeds a high limit, the corre-
sponding Interrupt Status Register bit, either ATV or
RTV is set.
Reading the Interrupt Status Register clears ATV and RTV.
Once the high limit has been exceeded, a subsequent
transitions through the high level will not cause an
interrupt, unless:
a) The temperature passes through the low limit.
b) Or, the high temperature limit is changed.
If the high temperature limit is changed from a level
above the temperature to a level below, then the relevant
Interrupt Status Register bit, either ATV or RTV is set.
If the temperature falls below a low limit, the corre-
sponding Interrupt Status Register bit, either ATV or
RTV is set.
Once the low limit has been exceeded, a subsequent
transitions through the low level will not cause an inter-
rupt, unless:
a) The temperature passes through the high limit.
b) Or, the low temperature limit is changed.
If the low temperature limit is changed from a level
below the ambient/remote temperature to a level above,
then the ATV/RTV bit is set.
2.
3.
4.
5.
6.
7.
GPI—General Purpose Input
GPI is a General Purpose Input that can be used to trigger an
interrupt. Configuration Register bit GPI_INVT determines
the polarity of the GPI input. Interrupt Register bit, GPI = H
sets output INT = L if Mask Register bit MSK_GPI = L.
Limit and Trip Point Comparators
Temperature register outputs, TR
7-0
and TA
7-0
are compared
with the limit values TRHI
7-0
, TRLO
7-0
, TAHI
7-0
and TALO
7-0
that are stored in the Limit Registers. Out of range TA
7-0
and
TR
7-0
values set the INT bit in the Interrupt Status Register.
TR
7-0
and TA
7-0
are also compared with the values in Trip
Point Registers, PTA
7-0
and PTR
7-0
if these registers have
been loaded or FTA
7-0
and FTR
7-0
, which contain power up
default values. If a trip point is violated, two outputs are
asserted: THERM = L and FAN_SPD = H.
Mask Gating
Setting the corresponding bit in the Interrupt Mask Register
can mask any bit in the Interrupt Status Register.
Timing and Control
Timing and Control logic generates a master clock and
orchestrates on-chip timing.
NAND Gate Test
A selectable NAND tree test is provided for Automated Test
Equipment (ATE) board level connectivity testing. NAND
tree test mode is enabled by setting the input pin, FAN_SPD
NTEST_IN = H, while the AUXRST output transitions L to H,
causing the output of a D flip-flop to:
1.
Enable the NAND tree output, connecting it to the
ADD/NTEST_OUT pin.
2.
Disable the D/A converter output to the FAN/SPD
NTEST_IN.
To perform a NAND tree test, NAND tree pins should be
driven high.
Each pin is toggled in turn to generate an output pattern with
values that can be verified against those shown in Table 4.
相關(guān)PDF資料
PDF描述
FMMT92CSM General Purpose PNP Transistor In a Hermetically Sealed Ceramic Surface Mount Package(通用PNP晶體管( 陶瓷表貼封裝))
FMMT92CSM GENERAL PURPOSE PNP TRANSISTOR IN A HERMETICALLY SEALED CERAMIC SURFACE MOUNT PACKAGE
FMN1.1 TRANSISTOR | MOSFET | N-CHANNEL | 30V V(BR)DSS | CHIP
FMN1.2 TRANSISTOR | MOSFET | N-CHANNEL | 33V V(BR)DSS | CHIP
FMN35.3 TRANSISTOR | MOSFET | N-CHANNEL | 33V V(BR)DSS | CHIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
FMMT560TA 功能描述:兩極晶體管 - BJT PNP High V 500V RoHS:否 制造商:STMicroelectronics 配置: 晶體管極性:PNP 集電極—基極電壓 VCBO: 集電極—發(fā)射極最大電壓 VCEO:- 40 V 發(fā)射極 - 基極電壓 VEBO:- 6 V 集電極—射極飽和電壓: 最大直流電集電極電流: 增益帶寬產(chǎn)品fT: 直流集電極/Base Gain hfe Min:100 A 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PowerFLAT 2 x 2
FMMT560TC 功能描述:兩極晶體管 - BJT PNP HighV 500V RoHS:否 制造商:STMicroelectronics 配置: 晶體管極性:PNP 集電極—基極電壓 VCBO: 集電極—發(fā)射極最大電壓 VCEO:- 40 V 發(fā)射極 - 基極電壓 VEBO:- 6 V 集電極—射極飽和電壓: 最大直流電集電極電流: 增益帶寬產(chǎn)品fT: 直流集電極/Base Gain hfe Min:100 A 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PowerFLAT 2 x 2
FMMT576 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
FMMT589 制造商:Diodes Incorporated 功能描述:TRANSISTOR PNP SOT-23
FMMT589 制造商:Diodes Incorporated 功能描述:TRANSISTOR PNP SOT-23