- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97877 > EDI416S4030A10SI 1Mx 16 Bits x 4 Banks Synchronous DRAM(100MHz,1M x 16 位 x 4 組同步動態(tài)RAM) PDF資料下載
參數(shù)資料
| 型號： | EDI416S4030A10SI |
| 英文描述： | 1Mx 16 Bits x 4 Banks Synchronous DRAM(100MHz,1M x 16 位 x 4 組同步動態(tài)RAM) |
| 中文描述： | 1Mx 16位× 4個銀行同步DRAM（100MHz的，100萬× 16位× 4個組同步動態(tài)RAM）的 |
| 文件頁數(shù)： | 18/26頁 |
| 文件大?。?/td> | 353K |
| 代理商： | EDI416S4030A10SI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
25
White Electronic Designs Corporation (508) 366-5151 www.whiteedc.com
EDI416S4030A
June 2000 Rev. 0
FIG. 16 MODE REGISTER SET CYCLE
FIG. 17 AUTO REFRESH CYCLE
RAS
CAS
ADDR
DQM
CKE
CLOCK
CE
Ra
Key
DQ
New Command
New
Command
Auto Refresh
MRS
WE
012
3
4
567
8
0
12
34
5
6
78
9
10
DON'T CARE
tRFC
HI-Z
Note 2
Note 1
Note 3
HIGH
NOTES:
Both banks precharge should be completed before Mode Register Set cycle and auto refresh cycle.
MODE REGISTER SET CYCLE
1. CE, RAS, CAS, & WE activation at the same clock cycle with address key will set internal mode
register.
2. Minimum 2 clock cycles should be met before new RAS activation.
3. Please refer to Mode Register Set table.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDI416S4030A12SI | 1Mx 16 Bits x 4 Banks Synchronous DRAM(83MHz,1M x 16 位 x 4 組同步動態(tài)RAM) |
| EDI441024C70FC | 64kx8 EEPROM CMOS, MIL-STD-883, 250ns; Temperature Range: -55°C to 125°C; Package: LCC |
| EDI441024C70FI | x4 Fast Page Mode DRAM |
| EDI441024C70FM | x4 Fast Page Mode DRAM |
| EDI441024C70LZB | x4 Fast Page Mode DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDI416S4030A12SI | 制造商:WEDC 制造商全稱:White Electronic Designs Corporation 功能描述:1Mx16 Bits x 4 Banks Synchronous DRAM |
| EDI416S4030A-SI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Industrial SDRAM |
| EDI441024C100BB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 Fast Page Mode DRAM |
| EDI441024C100BC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 Fast Page Mode DRAM |
| EDI441024C100BI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 Fast Page Mode DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。