- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11562 > DS3112+W (Maxim Integrated Products)IC MUX T3/E3 3.3V 256-PBGA PDF資料下載
參數(shù)資料
| 型號： | DS3112+W |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 7/133頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MUX T3/E3 3.3V 256-PBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 控制器類型： | 調(diào)幀器，多路復(fù)用器 |
| 接口： | 并行/串行 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 電流 - 電源： | 150mA |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA |
| 供應(yīng)商設(shè)備封裝： | 256-PBGA（27x27） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁
DS3112
104 of 133
11.3.3
11.2.6 CLAMP
All digital outputs will output data from the boundary scan parallel output while connecting the Bypass
Register between JTDI and JTDO. The outputs will not change during the CLAMP instruction.
11.3 Test Registers
IEEE 1149.1 requires a minimum of two test registers, the bypass register and the boundary scan register.
An optional test register, the Identification register, has been included in the DS3112 design. It is used in
conjunction with the IDCODE instruction and the Test-Logic-Reset state of the TAP controller.
11.3.1 Bypass Register
This is a single one-bit shift register used in conjunction with the BYPASS, CLAMP, and HIGH-Z
instructions that provides a short path between JTDI and JTDO.
11.3.2 Identification Register
The Identification register contains a 32-bit shift register and a 32-bit latched parallel output. This register
is selected during the IDCODE instruction and when the TAP controller is in the Test-Logic-Reset state.
Boundary Scan Register
This register contains both a shift register path and a latched parallel output for all control cells and
digital I/O cells and is 196 bits in length.
shows all the cell bit locations and definitions.
Table 11-2. Boundary Scan Control Bits
BIT
SYMBOL
PIN
I/O OR CONTROL BIT
DESCRIPTION
0
OUT_ENB
Control bit
0 = outputs are active
1 = outputs are tri-state (“z”)
1
TEST
C3
I
2
CINT_ENB_N
Control bit
0 =
CINT is a zero (“0”)
1 =
CINT is tri-state (“z”)
3
CINT_OUT
A2
O (open drain)
4
CINT_IN
A2
I
5
CMS
B2
I
6
CIM
B3
I
7
CCS
C4
I
8
CRD
D5
I
9
CWR
A3
I
10
T3E3MS
B4
I
11
RST
C5
I
12
G.747E
B6
I
13
CALE
C7
I
14
FRMECU
A7
I
15
FRLOF
C8
O
16
FRLOS
B8
O
17
FRSOF
A8
O
18
FRDEN
C9
O
19
FRD
B9
O
20
FRCLK
A9
O
21
FTDEN
C10
O
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CONREVSMA007-R58 | CONN RP-SMA MALE END CRIMP RG-58 |
| DS26401NA2+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| VI-24L-IX-S | CONVERTER MOD DC/DC 28V 75W |
| DS26401+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| PIC16LF1938-E/SS | MCU 8BIT 16K FLASH 28SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3116MP000 | 制造商:Thomas & Betts 功能描述:MAXGARD - RR8F |
| DS311X | 功能描述:KWIK-CHG DESIGNATION STRIPS DBL RoHS:是 類別:盒，外殼，支架 >> 插線臺，插座面板 - 配件 系列:Kwik-Change® 標(biāo)準(zhǔn)包裝:50 系列:- 附件類型:模擬插頭，雙 樣式:耳機(jī)，0.173" 直徑 包括:- |
| DS312 | 功能描述:插線板 DESIGN STRIP COVER RoHS:否 制造商:Switchcraft 產(chǎn)品類型:Bantam (TT) 正規(guī)化: 高度/機(jī)架數(shù)量: 深度: 端接類型: 位置/觸點(diǎn)數(shù)量:48 |
| DS-312 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Four-Way Power Divider, 10 - 500 MHz |
| DS312_09 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Introduction and Ordering Information |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。