- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11562 > DS3112+W (Maxim Integrated Products)IC MUX T3/E3 3.3V 256-PBGA PDF資料下載
參數(shù)資料
| 型號： | DS3112+W |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 40/133頁 |
| 文件大小： | 0K |
| 描述： | IC MUX T3/E3 3.3V 256-PBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 控制器類型： | 調(diào)幀器，多路復(fù)用器 |
| 接口： | 并行/串行 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 電流 - 電源： | 150mA |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA |
| 供應(yīng)商設(shè)備封裝： | 256-PBGA（27x27） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁
DS3112
14 of 133
2
PIN DESCRIPTION
This section describes the input and output signals on the DS3112. Signal names follow a convention that
is shown in Table 2-1. Table 2-2 lists all the signals, their signal type, description, and pin location.
Table 2-1. Pin Naming Convention
FIRST
LETTERS
SIGNAL CATEGORY
SECTION
C
CPU/Host Control Access Port
FR
T3/E3 Receive Framer
FT
T3/E3 Transmit Formatter
LR
Low-Speed (T1 or E1) Receive Port
LT
Low-Speed (T1 or E1) Transmit Port
HR
High-Speed (T3 or E3) Receive Port
HT
High-Speed (T3 or E3) Transmit Port
J
JTAG Test Port
Table 2-2. Pin Description
PIN
NAME
TYPE
FUNCTION
C7
CALE
I
CPU Bus Address Latch Enable
H3
CA0
I
CPU Bus Address Bit 0 (LSB)
H2
CA1
I
CPU Bus Address Bit 1
H1
CA2
I
CPU Bus Address Bit 2
J4
CA3
I
CPU Bus Address Bit 3
J3
CA4
I
CPU Bus Address Bit 4
J2
CA5
I
CPU Bus Address Bit 5
J1
CA6
I
CPU Bus Address Bit 6
K2
CA7
I
CPU Bus Address Bit 7 (MSB)
C4
CCS
I
CPU Bus Chip Select (Active Low)
C2
CD0
I/O
CPU Bus Data Bit 0 (LSB)
D2
CD1
I/O
CPU Bus Data Bit 1
D3
CD2
I/O
CPU Bus Data Bit 2
E4
CD3
I/O
CPU Bus Data Bit 3
C1
CD4
I/O
CPU Bus Data Bit 4
D1
CD5
I/O
CPU Bus Data Bit 5
E3
CD6
I/O
CPU Bus Data Bit 6
E2
CD7
I/O
CPU Bus Data Bit 7
E1
CD8
I/O
CPU Bus Data Bit 8
F3
CD9
I/O
CPU Bus Data Bit 9
G4
CD10
I/O
CPU Bus Data Bit 10
F2
CD11
I/O
CPU Bus Data Bit 11
F1
CD12
I/O
CPU Bus Data Bit 12
G3
CD13
I/O
CPU Bus Data Bit 13
G2
CD14
I/O
CPU Bus Data Bit 14
G1
CD15
I/O
CPU Bus Data Bit 15 (MSB)
B3
CIM
I
CPU Bus Intel/Motorola Bus Select, 0 = Intel, 1 = Motorola
A2
CINT
O
CPU Bus Interrupt
B2
CMS
I
CPU Bus Mode Select, 0 = 16 Bit, 1 = 8 Bit Mode
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CONREVSMA007-R58 | CONN RP-SMA MALE END CRIMP RG-58 |
| DS26401NA2+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| VI-24L-IX-S | CONVERTER MOD DC/DC 28V 75W |
| DS26401+ | IC OCTAL FRAMER T1/E1/J1 256BGA |
| PIC16LF1938-E/SS | MCU 8BIT 16K FLASH 28SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3116MP000 | 制造商:Thomas & Betts 功能描述:MAXGARD - RR8F |
| DS311X | 功能描述:KWIK-CHG DESIGNATION STRIPS DBL RoHS:是 類別:盒，外殼，支架 >> 插線臺，插座面板 - 配件 系列:Kwik-Change® 標(biāo)準(zhǔn)包裝:50 系列:- 附件類型:模擬插頭，雙 樣式:耳機(jī)，0.173" 直徑 包括:- |
| DS312 | 功能描述:插線板 DESIGN STRIP COVER RoHS:否 制造商:Switchcraft 產(chǎn)品類型:Bantam (TT) 正規(guī)化: 高度/機(jī)架數(shù)量: 深度: 端接類型: 位置/觸點(diǎn)數(shù)量:48 |
| DS-312 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Four-Way Power Divider, 10 - 500 MHz |
| DS312_09 | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3E FPGA Family: Introduction and Ordering Information |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。