- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381302 > ARM940T (Electronic Theatre Controls, Inc.) TECHNICAL REFERENCE MANUAL PDF資料下載
參數(shù)資料
| 型號： | ARM940T |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | TECHNICAL REFERENCE MANUAL |
| 中文描述： | 技術(shù)參考手冊 |
| 文件頁數(shù)： | 62/230頁 |
| 文件大小： | 1144K |
| 代理商： | ARM940T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當(dāng)前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
Caches and Write Buffer
4-14
Copyright 1999, 2000 ARM Limited. All rights reserved.
ARM DDI 0144B
4.4.3
Buffered writes
The write buffer is non-merging, so even if two separate buffered external memory
writes are performed that are sequentially related, they still take two address locations
within the buffer, and are treated as nonsequential accesses. This is also true for
non-word writes to the same word address. In this instance two address and two data
locations are used in the write buffer.
The write buffer splits any accesses caused by an
STM
instruction on 4-word boundaries.
Each set of words uses one address location in the write buffer. This mechanism allows
privileges to be rechecked in the case where the access crosses a memory region and the
memory region privileges might change, therefore protecting any regions of reserved
memory.
Figure 4-3 on page 4-14 shows the write buffer behavior for the following code
sequence:
MOV
MOV
STMIA
STMIA
r11, #0x10c
r12, #0x20c
r11, {r0-r5}
r12, {r6-r10}
; set pointer
; set pointer
; store 6 registers
; store 5 registers
Figure 4-3 Write buffer allocation
In this code, a pointer has been set to address
0x10C
. A store multiple of six registers is
then executed. This instruction uses six data registers, and three address registers within
the write buffer. Another store to address
0x20c
is then executed using the remaining
address location. The internal ARM9TDMI is then stalled until an address register
becomes free.
Note
When a cache line is evicted from the DCache to the write buffer, it only uses one
address register, because cache lines are aligned to 4-word boundaries.
Data register
Empty R6
R5
R4
R3
R2
R1
R0
Address register
0x20C
0x120
0x110
0x10C
Address
incrementer
ARM9TDMI
DD[31:0]
ARM9TDMI
DA[31:0]
BD[31:0]
BA[31:0]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ARS1298 | 10 TO 1200MHZ YO-8B CASCADABLE AMPLIFIER |
| AS1100PE | 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: -40 - +85 °C |
| AS1100PL | 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: 0 - +70 °C |
| AS1100WE-T | 8-digit, 5mA, serial int.; Package Type: SOIC-24; Temperature Range: -40 - +85 °C |
| AS1100WL-T | 8-digit, 5mA, serial int. |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ARM946E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
| ARM966E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。