參數(shù)資料
型號: ARM940T
廠商: Electronic Theatre Controls, Inc.
英文描述: TECHNICAL REFERENCE MANUAL
中文描述: 技術(shù)參考手冊
文件頁數(shù): 154/230頁
文件大小: 1144K
代理商: ARM940T
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁當前第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
Debug Support
8-42
Copyright 1999, 2000 ARM Limited. All rights reserved.
ARM DDI 0144B
The control register bits have the functions for data comparison shown in Table 8-11 on
page 8-42.
Bit 3 programmed to 0
If bit 3 of the control register is programmed to 0, the comparators examine the
instruction address, instruction data, and instruction control buses. Bits [1:0] of the
mask register must be set to
don
t care
(programmed to 11). The format of the register
in this case is as shown in Figure 8-11 on page 8-43.
Table 8-11 Watchpoint control register for data comparison
Bit
Function
DnRW
Compares with the data not read/write signal from the core to detect the
direction of the data bus activity.
nRW
is 0 for a read, and 1 for a write.
DMAS[1:0]
Compares with the
DMAS[1:0]
signal from the core to detect the size of the
data bus activity.
DnTRANS
Compares with the data not translate signal from the core to determine
between a User mode (
DnTRANS
= 0) data transfer, and a privileged mode
(
DnTRANS
= 1) transfer.
EXTERN
Is an external input into the EmbeddedICE unit that allows the watchpoint to
be dependent on some external condition. The
EXTERN
input for watchpoint
0 is labeled
EXTERN0
, and the
EXTERN
input for watchpoint 1 is labeled
EXTERN1
.
CHAIN
Can be connected to the
CHAIN
output of another watchpoint to implement,
for example, debugger requests of the form
breakpoint on address YYY only
when in process XXX
.
In the ARM940T EmbeddedICE unit, the
CHAINOUT
output of watchpoint
1 is connected to the
CHAIN
input of watchpoint 0. The
CHAINOUT
output
is derived from a latch. The address/control field comparator drives the write
enable for the latch and the input to the latch is the value of the data field
comparator. The
CHAINOUT
latch is cleared when the control value register
is written or when
nTRST
is LOW.
RANGE
Can be connected to the
RANGE
output of another watchpoint register. In the
ARM940T EmbeddedICE unit, the
RANGEOUT
output of watchpoint 1 is
connected to the
RANGE
input of watchpoint 0. This allows two watchpoints
to be coupled for detecting conditions that occur simultaneously, for example,
for range-checking.
ENABLE
If a watchpoint match occurs, the
IBREAKPT
or
DBREAKPT
signal is only
asserted when the ENABLE bit is set. This bit only exists in the value register.
It cannot be masked.
相關(guān)PDF資料
PDF描述
ARS1298 10 TO 1200MHZ YO-8B CASCADABLE AMPLIFIER
AS1100PE 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: -40 - +85 °C
AS1100PL 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: 0 - +70 °C
AS1100WE-T 8-digit, 5mA, serial int.; Package Type: SOIC-24; Temperature Range: -40 - +85 °C
AS1100WL-T 8-digit, 5mA, serial int.
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ARM946E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01
ARM966E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01