參數(shù)資料
型號(hào)： ARM940T
廠商： Electronic Theatre Controls, Inc.
英文描述： TECHNICAL REFERENCE MANUAL
中文描述： 技術(shù)參考手冊(cè)
文件頁(yè)數(shù)： 4/230頁(yè)
文件大?。?/td> 1144K
代理商： ARM940T
第1頁(yè)第2頁(yè)第3頁(yè)當(dāng)前第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)
Contents
iv
Copyright 1999, 2000 ARM Limited. All rights reserved.
ARM DDI 0144B
Chapter 4
Caches and Write Buffer
4.1
Cache architecture ..................................................................................... 4-2
4.2
ICache ........................................................................................................ 4-5
4.3
DCache ....................................................................................................... 4-8
4.4
The write buffer ......................................................................................... 4-12
4.5
Cache lockdown ....................................................................................... 4-16
Chapter 5
Clock Modes
5.1
5.2
5.3
5.4
About ARM940T clocking ........................................................................... 5-2
FastBus mode ............................................................................................ 5-3
Synchronous mode ..................................................................................... 5-4
Asynchronous mode ................................................................................... 5-6
Chapter 6
Bus Interface Unit
6.1
About the ARM940T bus interface ............................................................. 6-2
6.2
ASB transfers ............................................................................................. 6-3
6.3
External aborts ......................................................................................... 6-17
6.4
Memory access order ............................................................................... 6-18
Chapter 7
Coprocessor Interface
7.1
About the coprocessor interface ................................................................. 7-2
7.2
LDC or STC ................................................................................................ 7-5
7.3
MCR/MRC .................................................................................................. 7-9
7.4
Interlocked MCR ....................................................................................... 7-11
7.5
CDP .......................................................................................................... 7-13
7.6
Privileged instructions ............................................................................... 7-15
7.7
Busy-waiting and interrupts ...................................................................... 7-17
Chapter 8
Debug Support
8.1
About debug support .................................................................................. 8-2
8.2
Debug systems ........................................................................................... 8-3
8.3
Debug interface signals .............................................................................. 8-5
8.4
Scan chains and JTAG interface .............................................................. 8-11
8.5
The JTAG state machine .......................................................................... 8-12
8.6
Test data registers .................................................................................... 8-18
8.7
ARM940T core clocks .............................................................................. 8-27
8.8
Determining the core and system state .................................................... 8-29
8.9
Exit from debug state ................................................................................ 8-33
8.10
The behavior of the program counter during debug ................................. 8-36
8.11
EmbeddedICE unit ................................................................................... 8-39
8.12
Vector catching ......................................................................................... 8-46
8.13
Single-stepping ......................................................................................... 8-47
8.14
Debug communications channel .............................................................. 8-48
8.15
The debugger view of the cache .............................................................. 8-52
相關(guān)PDF資料
PDF描述
ARS1298 10 TO 1200MHZ YO-8B CASCADABLE AMPLIFIER
AS1100PE 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: -40 - +85 °C
AS1100PL 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: 0 - +70 °C
AS1100WE-T 8-digit, 5mA, serial int.; Package Type: SOIC-24; Temperature Range: -40 - +85 °C
AS1100WL-T 8-digit, 5mA, serial int.
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ARM946E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01
ARM966E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*