參數(shù)資料
型號: ARM940T
廠商: Electronic Theatre Controls, Inc.
英文描述: TECHNICAL REFERENCE MANUAL
中文描述: 技術參考手冊
文件頁數(shù): 226/230頁
文件大?。?/td> 1144K
代理商: ARM940T
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁當前第226頁第227頁第228頁第229頁第230頁
Glossary
Glossary-4
Copyright 1999, 2000 ARM Limited. All rights reserved.
ARM DDI 0144B
ICache
A block of on-chip fast access memory locations, situated between the processor and
main memory, used for storing and retreiving copies of often used instructions. This is
done to greatly reduce the average speed of memory accesses and so to increase
processor performance.
Instruction cache
See
ICache
.
Joint Test Action Group
The name of the organization that developed standard IEEE 1149.1. This standard
defines a boundary-scan architecture used for in-circuit testing of integrated circuit
devices. It is commonly known by the initials JTAG.
JTAG
See
Joint Test Action Group
.
Little-endian
Byte ordering scheme in which bytes of increasing significance in a data word are
stored at increasing addresses in memory. See also
Big-endian
and
Endianness
.
Macrocell
A complex logic block with a defined interface and behavior. A typical VLSI system
will comprise several macrocells (such as an ARM9E-S, an ETM9, and a memory
block) plus application-specific logic.
Prefetch abort
An indication from a memory system to a core that it should halt execution of an
attempted illegal memory access. A prefetch abort can be caused by the external or
internal memory system as a result of attempting to access invalid instruction memory.
See also
Data abort
,
External abort
and
Abort
Processor
A contraction of microprocessor. A processor includes the CPU or core, plus additional
components such as memory, and interfaces. These are combined as a single macrocell,
that can be fabricated on an integrated circuit.
Region
A partition of instruction or data memory space.
Register
A temporary storage location used to hold binary data until it is ready to be used.
SBO
See
Should be one
.
SBZ
See
Should be zero
.
SCREG
The currently selected scan chain number in an ARM TAP controller.
Should be one
Should be written as 1 (or all 1s for bit fields) by software. Writing a 0 will produce
UNPREDICTABLE results.
Should be zero
Should be written as 0 (or all 0s for bit fields) by software. Writing a 1 will produce
UNPREDICTABLE results.
Tag bits
The index or key field of a CAM entry.
TAP
See
Test access port
.
相關PDF資料
PDF描述
ARS1298 10 TO 1200MHZ YO-8B CASCADABLE AMPLIFIER
AS1100PE 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: -40 - +85 °C
AS1100PL 8-digit, 5mA, serial int.; Package Type: PDIP-24; Temperature Range: 0 - +70 °C
AS1100WE-T 8-digit, 5mA, serial int.; Package Type: SOIC-24; Temperature Range: -40 - +85 °C
AS1100WL-T 8-digit, 5mA, serial int.
相關代理商/技術參數(shù)
參數(shù)描述
ARM946E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01
ARM966E-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01