
Index
307
21918B/0—October 1999
AMD-K6
-
III
Processor Data Sheet
Tri-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
TSC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
–
38
,
176
,
250
–
251
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
,
52
–
53
,
217
,
245
U
UC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Uncacheable Memory. . . . . . . . . . . . . . . . . . . . . . .41
,
204
–
205
UWCCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
,
174
,
176
,
205
V
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
VCC2H/L# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Voltage. . . . . . . . . . . . . . . . 121
,
128
,
255
,
259
,
261
,
263
,
267
ranges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .288
–
289
W
W/R#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
WB/WT#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
WBINVD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
WC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
WHCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
,
40
,
176
,
193
Write
to a cacheable page . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
to a sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
,
194
Write Allocate. . . . . . . . . . . . . . . . . . . 182
,
189
,
192
–
193
,
195
limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
logic mechanisms and conditions . . . . . . . . . . . . . . . . . . 192
Write Merge Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Write/Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
Writeback96
,
98
–
99
,
109
,
115
,
118
,
123
,
126
,
138
–
139
,
164
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
,
202
,
254
burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
,
9
cycles . 85
,
87
–
88
,
101
,
104
,
123
,
138
,
146
,
150
,
152
,
154
,
156
,
. . . . . . . . . . . . . . . . . . . . . . . . . 160
,
184
,
236
,
252
or writethrough. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Write-combining Memory . . . . . . . . . . . . . . . . . . .41
,
204
–
205
Writethrough vs. Writeback Coherency States . . . . . . . . . 202