306
Index
AMD-K6
-
III
Processor Data Sheet
21918B/0—October 1999
sampled during RESET . . . . . . . . . . . . . . . . . . . . . . . . . . 173
SCYC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
SMI#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
,
213
,
250
SMIACT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
,
213
STPCLK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
,
251
TAP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
TCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
TDI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
TDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
VCC2H/L# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
W/R#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
WB/WT#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
SIMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2
,
9
Single Instruction Multiple Data (SIMD). . . . . . . . . . . . . .2
,
9
Single-Transfer Memory Read and Write. . . . . . . . . . . . . . 132
SMI# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
,
213
,
250
SMIACT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
,
213
SMM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
base address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
default register values . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
halt restart slot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
I/O trap DWORD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
I/O trap restart slot. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
operating mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
revision identifier. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
state-save area. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
Snoop . . . . . . . . . . . . . . . . . . . . . . . . . . 118
,
123
,
138
,
198
,
201
Snooping
internal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
Software Environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Special
bus cycle . . . . . . . . . . . . . . . . . .94
,
119
,
164
–
167
,
220
,
251
cycle101
,
103
,
119
,
126
,
138
,
164
,
166
–
167
,
186
,
250
–
251
Specifications
package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
package thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Speculative EWBE Disable (SEWBED) . . . . . . . . . . . . . . . 204
Split Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Stack, Return Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
State Machine Diagram, Bus . . . . . . . . . . . . . . . . . . . . . . . . 129
State of Processor
after INIT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
after RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
States, Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
State-Save Area, SMM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
Stop
clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
clock state . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
,
252
–
253
grant inquire state . . . . . . . . . . . . . . . . . . . . . . . . . . 249
–
252
grant state . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
,
251
–
252
STPCLK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
,
251
Super7 Platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
,
3
–
4
initiative. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 267
100-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . 268
66-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
input setup and hold timings for 100-MHz bus . . . . . . . 272
input setup and hold timings for 66-MHz bus . . . . . . . . 276
output delay timings for 100-MHz bus . . . . . . . . . . . . . . 270
output delay timings for 66-MHz bus . . . . . . . . . . . . . . . 274
signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
valid delay, float, setup, and hold timings . . . . . . . . . . . 269
SYSCALL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
SYSCALL/SYSRET Target Address Register (STAR) .37
,
40
,
176
SYSRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
System
design, airflow management in a . . . . . . . . . . . . . . . . . . 290
management interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . 117
management interrupt active. . . . . . . . . . . . . . . . . . . . . 118
management mode (SMM) . . . . . . . . . . . . . . . . . . . . . . . 213
T
Table, Branch History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
TAP Controller States
capture-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
capture-IR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
shift-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
shift-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
test-logic-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
update-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
BYPASS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
EXTEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
HIGHZ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
SAMPLE/PRELOAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
TAP Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
instruction register (IR) . . . . . . . . . . . . . . . . . . . . . . . . . 226
TAP Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
Target Cache, Branch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Task State Segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
TCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
TDI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
TDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Temperature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
,
285
–
286
case . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
Terminology, Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Test
access port, boundary-scan . . . . . . . . . . . . . . . . . . . . . . . 225
and debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
data output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
-logic-reset state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
mode select. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
mode, tri-state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Thermal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
,
286
,
289
–
290
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
heat dissipation path. . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
layout and airflow consideration . . . . . . . . . . . . . . . . . . 288
measuring case temperature . . . . . . . . . . . . . . . . . . . . . 288
package specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Time Stamp Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Timing Diagram
test signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . 127
,
133
–
171
TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
TR12 . . . . . . . . . . . . . . . . . . . . . . . . 37
–
38
,
176
,
184
,
192
,
235
Transition from Protected Mode to Real Mode, INIT-Initi-
ated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . 179
Trap Dword, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
TriLevel Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1